32nm 碳纳米管场效应晶体管（CNTFET）技术下基于混合多路复用器的高效低电压低功耗 1 位全加法器设计

为应对电子设备提升处理器速度、缩小芯片尺寸及降低功耗（尤其延长电池寿命）的挑战，研究人员探索碳纳米管场效应晶体管（CNTFETs）技术。其设计 1 位全加法器，采用混合多路复用器架构，仅用 14 个晶体管。在 32-nm CNTFET 技术、+0.9 V 电压下，功耗 0.0537 μW、延迟 8.7543 Ps、PDP 0.4701 aJ，性能优势显著。

　　

背景：新兴技术致力于提升各类电子设备（包括智能手机）的处理器速度、缩小芯片尺寸并降低功耗。目标：改善电池寿命和低功耗需求是行业重大挑战，碳纳米管场效应晶体管（CNTFETs）是探索的潜在解决方案之一，利用 CNTFETs 实现全加法器可发挥纳米器件优势。本文提出一种聚焦低电压和低功耗需求的 1 位全加法器单元设计新方法。方法：拟议设计在基于混合多路复用器的配置中结合传输晶体管和传输门逻辑，该全加法器电路共使用 14 个晶体管，实现紧凑高效设计。结果：在 32 纳米 CNTFET 技术、+0.9 伏电源电压下，通过精心使用 CMOS 反相器和强传输门，测得功耗极低，为 0.0537 微瓦，传播延迟较低，为 8.7543 皮秒，功耗延迟积（PDP）为 0.4701 阿焦。将不同现有 1 位全加法器设计的性能分析与新拟议设计在功耗、延迟和功耗延迟积（PDP）方面进行了比较。结论：最后介绍了利用拟议全加法器实现的 N 位纹波进位加法器。从该分析中获得的结果为拟议设计的功率效率、速度和整体性能提供了有价值的见解。使用 Mentor Graphics 原理图设计 composer CAD 工具，在 + 0.9 伏单端电源电压下，用 32 纳米 CNTFET 技术对拟议的 1 位全加法器电路性能进行了检验。