二维场效应晶体管单层MoS2的单片三维集成技术推动静态随机存取存储器单元微缩化

为解决SRAM（静态随机存取存储器）在先进技术节点下微缩化的瓶颈问题，研究人员通过单片三维（3D）集成二维（2D）材料场效应晶体管（FETs），成功实现了基于单层MoS2的3D-SRAM单元设计。该研究展示了两层堆叠结构使SRAM单元面积减少40%，并预测三层堆叠可进一步缩减70%，其集成密度超越平面350 nm技术节点。这一突破为高性能计算和低功耗嵌入式系统的存储器技术发展提供了新思路，相关成果发表于《Nature Communications》。

　　

在当今计算技术飞速发展的背景下，静态随机存取存储器（SRAM）作为计算机架构中的核心组件，承担着缓存、缓冲和寄存器等关键功能。然而，随着技术节点的不断缩小，SRAM面临着前所未有的挑战：寄生电容增加导致动态功耗上升，互连线电阻增大引发信号延迟，以及栅极长度缩短带来的漏电流问题。这些因素共同制约了SRAM的性能提升和面积效率，成为制约高性能处理器发展的瓶颈。

为突破这一困境，宾夕法尼亚州立大学的研究团队创新性地提出将二维（2D）材料场效应晶体管（FETs）与三维（3D）集成技术相结合，开发出基于单层MoS₂的3D-SRAM单元。研究人员通过金属有机化学气相沉积（MOCVD）生长高质量单层MoS₂薄膜，采用电子束光刻和原子层沉积（ALD）等工艺，成功构建了包含6144个晶体管的1千比特SRAM阵列。实验结果显示，双层3D堆叠设计使单元面积较平面结构减少39.49%，达到17.85μm²，其集成密度甚至优于平面350 nm技术节点。更令人振奋的是，理论预测表明三层堆叠可实现70%的面积缩减，逼近平面250 nm节点的性能指标。这项突破性研究为后摩尔时代存储器技术的发展开辟了新路径，相关成果发表在《Nature Communications》上。

关键技术方法包括：1）MOCVD制备单层MoS₂薄膜并通过湿法转移至器件衬底；2）电子束光刻定义200 nm沟道长度的局部背栅结构；3）ALD沉积10 nm HfO₂栅介质和50 nm Al₂O₃层间介质；4）反应离子刻蚀（RIE）形成0.15μm²的垂直互连通道；5）半自动探针台完成6144个FETs的电学表征。

3D-SRAM based on 2D FETs

研究团队设计了一种全N型FET的6T-SRAM单元电路，其中T₁/T₂作为耗尽型上拉晶体管，T₃-T₆为增强型器件。通过将耗尽型FETs置于第一层（Tier 1），增强型FETs置于第二层（Tier 2），并采用0.3μm宽度的单片通孔互连，实现了29.5μm²（平面）到17.85μm²（3D）的单元面积缩减。电学测试显示，Tier 1器件呈现典型的耗尽型特性（V_TH=-0.45V），而Tier 2器件为增强型（V_TH=0.49V）。

Fabrication and characterization of MoS₂ FETs

通过原子力显微镜（AFM）和光致发光（PL）光谱确认了单层MoS₂的均匀性（厚度≈0.7 nm，PL峰位1.8 eV）。1041个Tier 1 FETs的良率达98.58%，关键参数中位数为：亚阈值摆幅（SS）187.54 mV/dec，开态电流（I_ON）55.32μA/μm，电子迁移率（μ）12.78 cm² V^-1 s^-1。Tier 2器件在保持97.72%良率的同时，表现出更优的SS（154.43 mV/dec）。

Electrical characterization of SRAM unit cell

对200个交叉耦合反相器的测试验证了稳定的存储功能。时序分析显示，在V_DD=1V条件下，存储节点（V_Store）能可靠地保持逻辑状态，读写操作中位电流差达13.82μA/μm。补充数据表明，尽管存在器件参数波动（V_TH标准偏差0.11V），SRAM单元仍能保持稳定的翻转特性。

Layout optimization of SRAM cells

通过布局优化，研究人员提出三种基于顶栅MoS₂ FETs的设计方案（L1-L3）。在模拟3 nm技术节点（L_CH=20 nm）条件下，3D集成使单元面积从平面设计的0.014μm²（L1）缩减至0.0048μm²（L3），降幅达65.7%，显著超越现有硅基FinFET和纳米片技术的微缩能力。

该研究通过实验证实了2D材料与3D集成的协同优势：不仅克服了平面SRAM的物理限制，还通过垂直堆叠实现了"等效技术节点跃进"。Muhtasim Ul Karim Sadaf等学者指出，这种技术路径有望将SRAM单元密度提升至传统工艺难以企及的水平。尽管在热管理、接触电阻和工艺兼容性等方面仍存在挑战，但这项工作为开发面向人工智能（AI）和边缘计算的高密度、低功耗存储器提供了重要技术储备。随着2D材料生长和集成工艺的持续优化，3D-SRAM技术或将成为打破"内存墙"困境的关键突破口。