基于去噪扩散概率模型的模拟集成电路自动化尺寸设计研究

为解决模拟集成电路(IC)设计中尺寸自动化这一长期存在的难题，研究人员创新性地采用去噪扩散概率模型(DDPMs)这一前沿扩散模型技术，通过Transformer架构学习数据在噪声添加步骤间的速度方程，实现了在1秒内生成100个满足性能约束的尺寸方案。相比随机起点，该方法可节省超2万次仿真，为模拟IC设计自动化提供了高效新范式。

　　

在电子设备高度普及的今天，模拟集成电路(IC)作为连接现实世界与数字系统的桥梁，其设计自动化程度却远落后于数字电路。传统基于元启发式或优化的尺寸设计方法存在效率低下、泛化性差等问题，而监督式神经网络又受限于小样本数据和模式坍塌(mode collapse)困境。针对这一挑战，来自葡萄牙的研究团队在《Expert Systems with Applications》发表创新研究，首次将去噪扩散概率模型(Denoising Diffusion Probabilistic Models, DDPMs)系统应用于模拟IC逆尺寸设计问题。

研究采用Transformer架构构建DDPMs，通过反向扩散过程学习从噪声数据重建原始尺寸参数的规律。关键技术包括：1) 基于PyTorch框架构建的扩散模型；2) 使用Optuna进行超参数优化；3) 在包含运算跨导放大器(OTA)等电路的数据集上验证；4) 通过速度方程建模噪声步间的数据变化。

【Related work】
系统梳理了传统元启发式方法和机器学习在IC尺寸设计中的应用，指出当前方法在泛化性和效率上的局限性，为DDPMs的应用提供理论依据。

【Diffusion models】
详细阐释了DDPMs通过逐步去噪生成数据的机理，创新性地将其从图像生成领域迁移至电路设计场景，建立噪声参数与理想尺寸间的映射关系。

【Implementation】
采用Transformer替代传统U-Net作为模型主干，通过速度方程建模数据动态变化，实现在Intel i7-13700H和NVIDIA RTX 4060 Ti硬件环境下1秒生成100个候选方案的高效采样。

【Experimental results】
测试表明，生成的尺寸方案作为优化起点可节省超2万次仿真，相比随机初始化效率提升显著。在多种OTA拓扑结构中，该方法生成方案的性能指标优于现有先进方法。

【Conclusions】
该研究开创性地将DDPMs应用于模拟IC逆尺寸设计，其高效采样能力显著加速设计流程。未来可扩展至更多电路拓扑和工艺节点，为EDA工具开发提供新思路。研究获得葡萄牙科技基金会(FCT/MCTES)和索尼半导体解决方案资助，具有明确的产业转化前景。