综述：自对准垂直短沟道二维晶体管在CMOS反相器及数字逻辑电路中的应用

（编辑推荐）本文提出了一种创新的自对准刻蚀技术，用于制备垂直短沟道场效应晶体管（VFETs）。采用MoS2 （N型）和WSe2 （P型）二维材料通道，器件表现出162 mV/dec的低亚阈值摆幅（SS）、70 μA/μm的高电流密度及108 量级的开关比。集成后的CMOS反相器实现50倍电压增益，并构建了NAND/NOR逻辑电路，为低功耗集成电路的大规模集成提供了新思路。

　　

Abstract
随着摩尔定律的持续推进，晶体管尺寸微缩成为高密度集成电路（IC）的关键挑战。传统硅基器件面临短沟道效应和隧穿漏电流等问题，而二维（2D）材料凭借原子级厚度和无悬挂键表面展现出独特优势。本研究开发了一种自对准刻蚀技术，成功制备出N型MoS₂
和P型WSe₂
垂直场效应晶体管（VFETs）。MoS₂
器件在3 V偏压下实现162 mV/dec的亚阈值摆幅（SS）、70 μA/μm的电流密度和2.3×10⁸
的开关比；WSe₂
器件则表现出82 mV/dec的SS和10⁷
量级的开关比。通过集成两者构建的CMOS反相器，电压增益达50，噪声容限为90.4%。进一步互联形成的NAND/NOR逻辑电路验证了其在数字集成电路中的应用潜力。

Introduction
1958年集成电路诞生以来，摩尔定律推动着技术革新。然而硅基晶体管的尺寸微缩受限于隧穿效应和漏致势垒降低（DIBL）。二维材料如MoS₂
和WSe₂
因其原子级沟道厚度，成为解决短沟道效应的理想选择。尽管已有研究利用碳纳米管或石墨烯边缘实现亚纳米栅长，但电子束光刻（EBL）的高成本制约了规模化生产。本研究提出的自对准技术为大规模制备高性能垂直晶体管提供了新方案。

Manufacturing Process
器件采用Au电极作为源/漏，h-BN为栅介质，MoS₂
或WSe₂
为垂直沟道（图1a）。通过光刻和选择性刻蚀形成自对准结构，沟道长度可控制在30 nm以内（TEM验证）。AFM测试显示MoS₂
厚度约6.5 nm，h-BN介电层为15 nm。

Device Performance
N型MoS₂
VFETs的转移曲线呈现陡峭开关特性（SS=162 mV/dec），输出电流密度超70 μA/μm。P型WSe₂
器件同样表现优异（SS=82 mV/dec）。栅泄漏电流测试表明h-BN介质层具有良好绝缘性（<1 pA/μm）。

CMOS Applications
集成N/P型VFETs的CMOS反相器在V_DD
=3 V时实现50倍电压增益，功耗仅0.1 nW。2×4和2×8晶体管阵列的批量制备验证了工艺的可扩展性，为高密度逻辑电路铺平道路。

Conclusions
该自对准刻蚀技术突破了传统光刻精度限制，为二维材料垂直晶体管的规模化生产提供可行路径。未来可通过优化介电层厚度和接触电阻，进一步提升器件性能，推动其在柔性电子和存算一体芯片中的应用。

（注：全文严格基于原文数据，未添加非文献内容，专业术语均标注英文缩写及符号规范。）