超薄二硫化钨作为铜互连扩散屏障的创新研究：先进封装可靠性与第一性原理分析

为解决先进封装中铜(Cu)互连的扩散/迁移问题，研究人员采用0.7 nm超薄WS2 替代传统Ta/TaN扩散屏障(DB)，通过溅射硫化法制备并验证其性能。研究结合JE（电流密度-电场）、CV（电容-电压）、温度依赖性击穿测试及DFT（密度泛函理论）计算，证实WS2 在9.7–10 MV/cm电场下可有效阻挡Cu扩散，且通过可靠性测试（-200至400°C温度循环、电镀铜等）展现其BEOL（后端制程）兼容性。该成果为超越当前技术节点的互连缩放提供新方案。

　　

在电子器件微型化的浪潮中，铜(Cu)互连技术已成为现代集成电路的支柱，但其致命的"阿喀琉斯之踵"——铜离子扩散问题始终困扰着业界。当芯片制程节点推进到20 nm以下半节距时，传统钽/氮化钽(Ta/TaN)扩散屏障(DB)的厚度缩减至4 nm便遭遇物理极限，导致导电性下降和屏障效能锐减。这种困境直接威胁着先进封装和异质集成(HI)技术的可靠性，如同悬在摩尔定律头上的达摩克利斯之剑。

为破解这一困局，韩国国家研究基金会(NRF)支持的研究团队将目光投向了二维材料家族中的二硫化钨(WS₂
)。在《Materials Today Nano》发表的研究中，他们创新性地采用0.7 nm超薄WS₂
单层作为扩散屏障，通过物理气相沉积(PVD)溅射钨膜后，在400°C下硫化处理1小时实现材料转化。研究综合运用原子力显微镜(AFM)分析表面形貌，X射线衍射(XRD)和X射线光电子能谱(XPS)鉴定晶体结构，结合透射电镜(TEM)精确测量厚度。电学性能测试涵盖电流密度-电场(JE)特性、电容-电压(CV)曲线以及-200至400°C宽温域可靠性评估，并通过密度泛函理论(DFT)计算从原子尺度阐释阻挡机制。

Characterizations of WS₂
DB
AFM分析揭示溅射时间10秒和30秒制备的WS₂
薄膜表面粗糙度分别为0.34 nm和0.42 nm，展现出优异的平整度。XRD谱图中2H相特征峰的出现证实了六方晶系的形成，而XPS数据显示W 4f_7/2
和S 2p_3/2
结合能分别位于32.5 eV和162.3 eV，与标准WS₂
完全吻合。TEM截面观测确认0.7 nm厚度相当于单分子层排列，为后续性能测试奠定材料基础。

电学与可靠性验证
在9.7–10 MV/cm强电场下，WS₂
屏障展现出卓越的Cu扩散阻挡能力，其性能远超传统Ta/TaN双层结构。温度循环测试中，从液氮温度(-200°C)到高温(400°C)的极端条件下，JE特性保持稳定，证明材料具有出色的热机械稳定性。电镀铜实验显示WS₂
表面可实现均匀铜沉积，胶带测试验证了薄膜附着力，翘曲测试则表明其对衬底应力影响极小，这些指标均满足工业级封装要求。

DFT理论阐释
第一性原理计算揭示，Cu⁺
离子穿透WS₂
单层需要克服3.2 eV的能量势垒，这一数值远高于常温下热激活能(约0.025 eV)，从理论上证实了WS₂
的原子级密封特性。计算还发现WS₂
中硫原子形成的六元环结构能有效阻隔铜原子渗透，其机制类似于分子筛的尺寸排阻效应。

这项研究的意义不仅在于创造了当前最薄的实用化扩散屏障（0.7 nm），更开创性地实现了"一材双用"——WS₂
同时具备传统Ta（衬垫）和TaN（阻挡层）的双重功能。其BEOL工艺兼容性（400°C低温处理）和优异的电热稳定性，为2D材料在半导体制造中的实际应用扫清了障碍。研究团队特别强调，这是首次系统报道WS₂
扩散屏障在完整封装工艺链中的表现，包括从材料合成、表征到可靠性验证的全流程数据。该成果有望推动互连技术突破现有技术节点限制，为3D集成和异质封装提供新的材料解决方案，对延续摩尔定律具有重要战略意义。