多空间电荷区材料GAA纳米片FET的开发与比较分析及其在纳米尺度应用中的性能优化

本研究针对10 nm节点下FinFET面临的短沟道效应(SCE)控制难题，创新性地采用全环绕栅极(GAA)和全耗尽绝缘体上硅(FD-SOI)技术设计纳米片FET(NS-FET)，通过对比单K介质(Air/SiO2 )与双K组合(HfO2 +SiO2 /Nitride+HfO2 )空间电荷区材料，发现NS-FET使DIBL最高降低83.19%，SS改善2.68%，为超微缩低功耗器件提供关键解决方案。

　　

随着半导体工艺进入10纳米以下节点，传统FinFET面临短沟道效应(SCE)加剧、漏致势垒降低(DIBL)显著等挑战。国际器件与系统路线图(ITRS)指出，全环绕栅极(Gate-All-Around, GAA)技术因其四面环绕的栅极结构，成为突破尺寸限制的关键。研究人员通过对比10 nm FinFET与纳米片FET(NS-FET)发现，后者采用双通道设计和创新性空间电荷区材料组合，将器件性能推向新高度。这项发表于《Micro and Nanostructures》的研究，为后摩尔时代晶体管设计提供了重要参考。

研究团队采用Cogenda Visual TCAD三维仿真平台，建立包含10 nm栅长(Lg)、双10 nm高度通道的NS-FET模型，对比分析单K介质(Air/SiO₂
)与双K组合(HfO₂
+SiO₂
/Nitride+HfO₂
)空间电荷区的电学特性。通过数学框架验证的仿真数据，系统评估了转移特性、开关比(I_ON
/I_OFF
)、DIBL和亚阈值摆幅(SS)等核心参数。

晶体管设计与仿真
3D建模显示，NS-FET的双通道结构（间距15 nm）较FinFET显著增强栅极控制能力。采用FD-SOI技术实现的均匀掺杂剖面，配合不同介电常数(K)的隔离区材料组合，为后续性能比较奠定基础。

结果与讨论
数据表明，NS-FET的SCE抑制效果突出：SiO₂
、HfO₂
+SiO₂
、Nitride+HfO₂
和Air隔离层分别实现65.34%、59.37%、81.43%和83.19%的DIBL降低，SS改善幅度达5.28%-2.68%。特别值得注意的是，单K介质材料展现出更高的I_ON
/I_OFF
比值，揭示出材料选择与器件性能的复杂关联。

电路性能
通过Cadence Virtuoso构建的CMOS逆变器验证显示，基于NS-FET的电路在1MHz频率下仅消耗0.104 fW动态功耗，静态功耗低至0.052 fW，满足超低功耗应用需求。

该研究证实，GAA NS-FET通过战略性地设计隔离层材料，可同步实现SCE抑制（DIBL降低83.19%）与功耗优化（功耗达10^-21
焦耳级）。Asisa Kumar Panigrahy团队的工作不仅为3纳米以下节点器件设计指明方向，其建立的"介电常数工程"方法论更对新型存储器件开发具有借鉴意义。需要指出的是，双K材料组合虽在静电控制方面表现优异，但工艺复杂度与成本效益的平衡仍需后续研究。