基于距离插值频率加权(DIF)算法的高通量事件滤波FPGA硬件架构研究

为解决事件相机数据流中噪声干扰问题，波兰AGH大学研究人员开发了基于FPGA的Distance-based Interpolation with Frequency Weights(DIF)滤波算法，实现403.39 MEPS(1280×720分辨率)的超高吞吐量，AUROC指标达0.844-0.999，为神经形态视觉系统提供兼顾效率与实时性的硬件解决方案。

　　

在计算机视觉领域，事件相机（又称神经形态相机或动态视觉传感器DVS）正掀起一场革命。这类仿生传感器能以前所未有的微秒级精度捕捉亮度变化，彻底颠覆了传统帧式相机的工作模式。然而，这项颠覆性技术面临一个棘手难题——传感器输出的数据流总是混杂着大量噪声，这些噪声会随着环境光照强度、传感器温度等因素剧烈波动，严重制约了事件相机在自动驾驶、机器人导航等实时场景中的应用。

针对这一挑战，克拉科夫AGH大学嵌入式视觉系统组的Marcin Kowalczyk团队在《Microprocessors and Microsystems》发表了一项突破性研究。他们创新性地提出了基于距离插值频率加权（Distance-based Interpolation with Frequency Weights, DIF）的滤波算法，并将其成功部署到现场可编程门阵列(FPGA)芯片上。这项研究不仅实现了403.39百万事件/秒(MEPS)的惊人处理速度（针对1280×720高分辨率传感器），更在噪声过滤性能上达到0.844-0.999的AUROC（接收者操作特征曲线下面积）指标，为高性能事件视觉系统树立了新标杆。

研究团队采用硬件感知设计方法学，重点优化了FPGA资源利用率。关键技术包括：1）基于时空相关性的自适应滤波架构，避免为每个像素单独存储时间戳；2）利用FPGA流水线并行处理事件流；3）构建包含人工合成噪声和真实场景的混合数据集进行验证。测试数据部分来源于团队新发布的1280×720分辨率公开数据集。

【研究结果】
• Preliminaries：阐明事件相机通过阈值机制独立检测对数光强变化，其异步特性导致传统滤波方法失效。
• The proposed filtering methods：DIF算法通过邻域事件频率加权和距离插值，在仅占用18.5KB片上存储的情况下，支持高分辨率传感器实时处理。
• Hardware architecture：FPGA实现采用四级流水线结构，时钟频率达250MHz，资源利用率仅为3.8%的LUT和2.1%的FF。
• Comparison with SOTA algorithms：在相同测试集下，DIF的AUROC(0.907)优于神经网络方案EDnCNN(0.776)和AEDNet(0.844)，吞吐量较传统NNb方法提升400倍。

这项研究的突破性在于首次将FPGA的硬件优势与生物启发算法完美结合。DIF架构在保持与最先进方法相当滤波性能的同时，将处理速度推至400MEPS量级，为实时高分辨率事件视觉系统铺平了道路。研究团队特别指出，该方案对温度波动和光照变化导致的噪声具有鲁棒性，这对户外应用的可靠性至关重要。随着事件相机在自动驾驶和工业检测领域的快速普及，这项兼具学术前瞻性和工程实用价值的研究，无疑将为下一代边缘智能视觉系统提供核心技术支持。