亚1纳米节点TMDC多通道GAA-FET架构的优化设计与电路级性能研究

本研究针对硅基CMOS技术亚1纳米节点面临的短沟道效应和寄生RC问题，通过TCAD仿真优化MoS2基多纳米片场效应晶体管(mNS-FET)的层数、堆叠构型和片宽等参数。结果表明，三层MoS2单横向堆叠四垂直通道结构在0.7nm节点可实现28%频率提升，同时揭示互连寄生电容导致58%电路性能衰减，为二维材料GAA-FET设计提供关键技术路线。

　　

随着半导体工艺节点突破1纳米极限，传统硅基CMOS技术面临根本性挑战。三维FinFET结构虽曾延续摩尔定律，但在亚1纳米尺度下，量子限制效应导致载流子迁移率骤降，短沟道效应(SCE)加剧，寄生电阻电容(RC)成为性能瓶颈。国际器件与系统路线图(IRDS?)指出，二维范德华材料如二硫化钼(MoS₂)因其原子级厚度和优异静电控制能力，有望取代硅成为新一代沟道材料。然而，如何将二维材料与栅极全环绕(GAA)架构结合，并解决多通道堆叠带来的复杂RC耦合问题，成为学术界与产业界亟待突破的难题。

针对这一挑战，研究人员开展了亚1纳米节点过渡金属二硫属化物(TMDC)多通道GAA-FET的协同优化研究。通过技术计算机辅助设计(TCAD)仿真，系统分析了MoS₂层数、垂直/横向堆叠构型和纳米片宽度等参数对器件-电路性能的影响。研究创新性地将电阻电容组件分段量化，建立设计技术协同优化(DTCO)框架，论文发表于《Journal of Science: Advanced Materials and Devices》。

关键技术方法包括：1)基于密度泛函理论-非平衡格林函数(DFT-NEGF)建立MoS₂层依赖模型；2)采用Synopsys Sentaurus进行三维TCAD仿真校准实验数据；3)通过RC分段法解析FEOL(前道工艺)/MOL(中段互连)/BEOL(后端互连)的贡献度；4)建立包含互连寄生的FO3反相器链评估电路级性能。

3.1.1 仿真框架与校准
通过DFT-NEGF模拟获得MoS₂的能带特性与态密度，构建各向异性介电模型。边缘接触器件用于提取本征参数，顶部接触器件通过隧穿有效质量和vdW间隙厚度校准，接触区掺杂浓度设定为6×10¹³ cm^-2以实现准欧姆特性。

3.1.2 RC组件分段
量化分析显示三层结构使总电阻降低50%，主要源于外延电阻(R_ext)和源漏电阻(R_sd)的改善。单横向堆叠(LS1)比双堆叠(LS2)减少9.7%延迟，因后者增加57%的R_ext。垂直堆叠(VS)超4层时，电容增长抵消性能收益。

3.1.3 电学特性分析
三层MoS₂的跨导(g_m,max)达3.93 mS/μm，比单层提升102%。VS4结构满足IRDS 0.7nm节点高性能(HP)目标电流，但VS8仅带来9%频率提升却增加101%功耗。

3.2.1 电路级功耗性能评估
在0.6V电压下，三层结构较单层实现28%频率增益。互连分析表明MOL电容导致37.4%速度损失，BEOL进一步造成12.1%衰减，总性能下降58%。

3.2.2 纳米片宽度优化
在17nm片宽约束下，VS4结构比VS5节省19.4%功耗。空气间隔物与Si₃N₄组合实现2.7介电常数，缓解寄生电容问题。

3.2.3 互连导致的性能衰减
RC延迟分析显示，互连元件贡献超50%总延迟，其中C_MOL是主要限制因素，需优先优化低k介质集成方案。

该研究确立了亚1纳米节点的最优架构：三层MoS₂、单横向堆叠、四垂直通道、17nm片宽的LS1 VS4构型。通过DTCO方法揭示二维材料GAA-FET中"电阻-电容-面积"的权衡关系，特别是指出互连寄生而非本征器件特性将成为未来技术节点的主要瓶颈。研究成果为二维材料在3D集成电路的集成提供设计范式，对延续摩尔定律具有重要指导意义。未来工作需结合CFET架构和电热耦合分析，进一步推动实用化进程。