硅基AlGaN/GaN异质结中位错调控的缓冲层结构优化与多技术表征研究

为解决GaN高电子迁移率晶体管(HEMT)中位错密度高导致的性能退化问题，研究人员通过对比超晶格(SL)与阶梯渐变(SG)AlGaN缓冲层结构，结合ECCI、HRXRD、TEM等多技术表征，发现SL缓冲层使近表面位错密度降低46%，揭示了缓冲层应力调控与位错过滤的机制，为高性能GaN器件制备提供了优化策略。

　　

氮化镓(GaN)因其优异的物理特性——超高击穿场强(>3 MV/cm)、高电子迁移率(~2000 cm²/V·s)和电子饱和速度(2.5×10⁷ cm/s)，成为下一代功率电子器件的核心材料。然而，在硅(Si)衬底上异质外延生长GaN时，17%的晶格失配和56%的热膨胀系数差异导致高达10⁸-10¹⁰ cm^?2的穿透位错(TDs)，这些位错不仅降低晶体质量，还会形成漏电通道，严重威胁器件可靠性。尽管超晶格(SL)和阶梯渐变(SG)AlGaN缓冲层被广泛用于应力释放，但两者对位错过滤的机制差异尚不明确。

针对这一挑战，苏州纳米技术与纳米仿生研究所等机构的研究人员开展了硅基AlGaN/GaN异质结的位错调控研究。他们通过金属有机化学气相沉积(MOCVD)制备了SL和SG两种缓冲层结构的样品，创新性地结合电子沟道对比成像(ECCI)、缺陷选择性蚀刻、高分辨X射线衍射(HRXRD)和透射电镜(TEM)进行多尺度表征，并开发Python脚本实现ECCI图像的位错自动统计。研究发现SL缓冲层使近表面位错密度比SG结构降低46%，TEM分析表明SL缓冲层通过更强的应力调控和位错倾斜效应实现更优的位错阻挡效果。该成果发表于《Materials Science in Semiconductor Processing》，为高性能GaN器件开发提供了缓冲层设计依据。

关键技术方法包括：1) 采用MOCVD在6英寸Si(111)衬底上生长SL/SG缓冲层及GaN/AlGaN异质结；2) 基于ECCI双束衍射条件实现位错类型识别与密度统计；3) 结合HRXRD和缺陷蚀刻验证位错密度；4) 通过TEM解析位错传播路径与缓冲层结构关联性。

材料制备
研究对比了SL(10周期Al_0.1Ga_0.9N/Al_0.3Ga_0.7N)和SG(Al组分从0.1至0.3阶梯变化)两种缓冲层结构，所有样品均包含1.5μm GaN沟道层和22nm Al_0.25Ga_0.75N势垒层。

ECCI表征
在g=<1120>衍射矢量下，ECCI显示SL样品位错密度为4.2×10⁸ cm^?2，显著低于SG样品的7.8×10⁸ cm^?2。Python脚本自动识别位错的准确率达92%，解决了传统蚀刻法的破坏性与统计偏差问题。

结论与意义
该研究建立了缓冲层结构-应力调控-位错过滤的关联模型，证实SL缓冲层通过周期性界面产生的强应力场促使位错发生倾斜和湮灭，而SG缓冲层的渐变特性导致位错阻挡效果较弱。这一发现为GaN-on-Si器件性能优化提供了直接实验依据，所开发的多技术联用表征方案（特别是ECCI与AI算法的结合）为半导体材料缺陷分析树立了新范式。研究团队特别指出，SL缓冲层在抑制动态导通电阻(R_on)退化方面的潜力值得进一步探索，这对高功率HEMT器件的可靠性提升具有重要指导价值。