温度与沟道掺杂对SNSFET、HS-NSFET及PHS-NSFET性能影响的综合研究

为应对纳米级晶体管在高温与掺杂条件下的性能退化问题，研究人员通过Sentaurus TCAD工具系统分析了堆叠纳米片FET（SNSFET）、H形NSFET（HS-NSFET）和金字塔H形NSFET（PHS-NSFET）的DC/AC参数。研究发现PHS-NSFET在250-400 K温度范围内表现出最优的热稳定性与噪声容限，为下一代半导体技术提供了可靠设计依据。

　　

随着半导体器件尺寸逼近物理极限，传统FinFET技术面临静电控制不足和热管理难题。纳米片场效应晶体管（NSFET）因其优异的栅极环绕控制能力被视为3 nm以下节点的理想候选，但温度波动和掺杂不均匀性仍会导致载流子迁移率下降、泄漏电流增加等问题。尤其在高集成度场景下，界面残留锗（Ge）原子引发的性能劣化更成为关键瓶颈。为此，研究人员通过Sentaurus TCAD工具首次对比研究了堆叠纳米片FET（SNSFET）、H形NSFET（HS-NSFET）和金字塔H形NSFET（PHS-NSFET）在250-400 K温度范围及10¹⁵-10¹⁸ cm^-3掺杂浓度下的性能演变规律。

研究采用量子力学修正的漂移-扩散模型，结合热电子效应和声子散射模型，对三种结构的DC参数（如DIBL、I_ON/I_OFF比）和AC/RF参数（如f_T、GBP）进行多维度仿真。通过原子层刻蚀（qALE）技术优化界面质量，建立温度-掺杂协同作用的理论框架。

Device Structure and Simulation Setup
三维仿真显示PHS-NSFET采用金字塔状沟道设计，上层纳米片长度逐级递减，相较传统堆叠结构（SNSFET）和H形结构（HS-NSFET），其热分布更均匀。

Effect of Temperature and Channel Doping Concentration on DC Performance
在400 K高温下，PHS-NSFET的I_ON衰减幅度比SNSFET低23%，且阈值电压（V_th）漂移量减少40%。10¹⁸ cm^-3高掺杂时，其亚阈值摆幅（SS）仍保持68 mV/dec，优于HS-NSFET的75 mV/dec。

Circuit Level Analysis
逆变器测试表明PHS-NSFET在±1 V双模工作时电流对称性最佳，噪声容限比基准结构提升19%，验证了其在逻辑电路中的稳定性优势。

Conclusion
该研究证实PHS-NSFET通过独特的几何设计有效抑制了温度敏感性和掺杂波动影响，其DC参数温漂系数较传统结构降低50%以上，AC参数如截止频率（f_T）在400 K时仍保持312 GHz。这项发表于《Micro and Nanostructures》的工作为GAA晶体管的热-电协同优化提供了新范式，对5G射频器件和AI芯片的可靠性提升具有指导意义。