不同JFET掺杂设计的1200V SiC MOSFET性能与浪涌电流鲁棒性研究

为优化SiC MOSFET的高频性能和短路能力，研究人员通过调整JFET区掺杂浓度，系统研究了其对器件静态特性、电容特性及浪涌电流鲁棒性的影响。实验发现，正栅压(Vgs=15V)下高JFET掺杂可提升单脉冲浪涌耐受性，而重复浪涌测试中载流子隧穿机制导致栅氧化层退化。该研究为SiC MOSFET的JFET设计提供了关键指导，成果发表于《Materials Science in Semiconductor Processing》。

　　

硅 carbide（SiC）金属-氧化物-半导体场效应晶体管（MOSFET）因其低导通电阻（R_dson）、高击穿电压和快速开关速度等优势，在新能源和电动汽车领域备受青睐。然而，实际应用中浪涌电流可能达到额定电流数倍，对器件可靠性构成严峻挑战。尽管前人研究了结构优化对浪涌能力的影响，但JFET区掺杂浓度这一关键参数的作用机制尚未明确。

为解决这一问题，来自浙江的研究团队在固定元胞尺寸和结构前提下，通过调整JFET离子注入剂量，制备了三组不同掺杂浓度的1200V平面栅SiC MOSFET。研究采用静态特性测试、电容分析、单脉冲/重复浪涌实验（V_gs=-6V/0V/15V），结合Fowler-Nordheim（F-N）隧穿模型、扫描电镜（SEM）和超声扫描（SAT）等技术，系统评估了JFET设计对器件性能的影响。

主要技术方法

1. 器件制备：采用10μm厚N型外延片，通过多步离子注入形成P+/N+/JFET/P-well区，JFET区掺杂浓度梯度设计
2. 测试平台：10ms正弦半波浪涌电流加载，覆盖三种栅压条件（V_gs=-6V/0V/15V）
3. 失效分析：SEM观察单脉冲失效形貌，SAT检测封装退化，F-N隧穿模型分析栅氧损伤机制

研究结果
静态特性分析
25-175℃温度范围内，高JFET掺杂器件展现更优的导通电阻温度系数，但阈值电压稳定性受掺杂影响显著。

电容特性
JFET区掺杂浓度升高导致C_iss/C_oss/C_rss参数变化，影响高频开关性能。

单脉冲浪涌测试
V_gs=15V时，高JFET掺杂器件浪涌耐受电流提升12%，得益于载流子分布的优化；而V_gs≤0V时各组差异不显著。

重复浪涌退化
F-N隧穿分析揭示：正栅压下热载流子注入加速栅氧损伤，负栅压时隧穿电流主导退化。SAT显示封装分层主要发生在源极键合线处。

结论与意义
该研究首次建立了JFET掺杂浓度与浪涌鲁棒性的定量关系：正栅压应用场景优选高掺杂设计，而重复应力工况需平衡电热应力分布。通过SEM/SAT揭示了失效始于栅氧击穿与金属层熔化的竞争机制，为SiC MOSFET的可靠性设计提供了实验依据。研究成果对新能源变流器和电动汽车电驱系统的器件选型具有重要指导价值。