SF6/C4F8调制ICP-RIE法制备高深宽比(40:1)亚200纳米硅纳米柱及其在垂直环栅晶体管中的应用

为突破垂直环栅晶体管(VGAA MOSFET)制造中高深宽比硅纳米柱的制备瓶颈，研究人员通过SF6/C4F8混合气体调控的ICP-RIE技术，系统优化刻蚀参数，成功制备出直径<200 nm、深宽比达40:1的圆柱形硅纳米柱，其侧壁垂直光滑且直径均匀性优异，为三维集成电路提供了关键工艺解决方案。

　　

随着摩尔定律的持续推进，垂直环栅晶体管(Vertical Gate-All-Around MOSFET, VGAA)因其三维堆叠能力和对称源漏结构，成为下一代集成电路的核心器件。然而，实现其关键通道结构——高深宽比、侧壁垂直且直径均匀的圆柱形硅纳米柱，始终是纳米制造领域的重大挑战。传统博世工艺(Bosch process)会产生扇贝状侧壁，而低温刻蚀工艺又面临副产物污染和设备复杂度的限制。这一技术瓶颈严重制约了超紧凑型三维集成电路的发展。

北京理工大学的研究团队在《Materials Science in Semiconductor Processing》发表的研究中，创新性地采用SF₆/C₄F₈混合气体调制电感耦合等离子体反应离子刻蚀(ICP-RIE)技术，通过单步连续刻蚀工艺，成功制备出直径小于200纳米、深宽比高达40:1的圆柱形硅纳米柱。该研究揭示了氟碳钝化膜沉积、定向离子轰击和氟自由基(F*)各向同性刻蚀的三重动态平衡机制，通过精确调控C₄F₈流量、腔室压力、源功率和偏置功率等参数，最终获得高度达8.3微米且直径变异系数<3%的完美纳米柱阵列。

关键技术方法包括：电子束光刻(EBL)定义纳米图案阵列，铬(Cr)掩模蒸发沉积，以及SF₆/C₄F₈混合气体ICP-RIE刻蚀。研究团队系统分析了工艺参数对刻蚀速率（200-400 nm/min可调）和侧壁角度（88°-90°可控）的影响规律。

Effect of C₄F₈ gas flow
当C₄F₈流量从5 sccm增至25 sccm时，刻蚀速率从387 nm/min骤降至212 nm/min，侧壁角度由90°降至82°。这是由于CF_x自由基形成的钝化层增厚，抑制了横向刻蚀，但过量钝化会导致底部微掩膜效应。

Summary
优化参数组合（15 sccm C₄F₈、0.8 Pa压力、800 W源功率、30 W偏置功率）下，实现了8.3 μm高纳米柱的批量化制备，深宽比突破40:1，直径波动<±5 nm。这种"自钝化-自清洁"的动态平衡机制，避免了传统博世工艺的周期切换缺陷。

该研究不仅为超大规模垂直晶体管提供了可量产的纳米柱制造方案，更深化了对等离子体表面反应动力学的理解。其开发的参数调控模型可推广至其他半导体纳米结构加工，对三维存储器件、MEMS传感器等领域具有重要启示。值得一提的是，该工艺在室温下即可实现，相比低温刻蚀更具备工业化应用潜力，为我国在先进半导体制造领域的技术自主创新提供了重要参考。