纳米级锐化导电金刚石探针芯片的制备及其在反向探针样品扫描探针显微镜中的高分辨率电学表征应用

为解决传统扫描探针显微镜（SPM）中手动更换探针耗时且中断实验的问题，研究人员开发了一种新型反向探针样品扫描探针显微镜（RTS SPM）技术，通过集成高密度、纳米级锐化的掺杂金刚石探针阵列（HFDT），实现了高分辨率电学表征与高通量测量的结合。该技术显著提升了扫描扩展电阻显微镜（SSRM）的时空分辨率，为半导体纳米器件掺杂分析提供了突破性解决方案。

　　

在半导体器件尺寸持续缩小至10纳米以下的时代，电学表征技术面临严峻挑战：传统扫描探针显微镜（SPM）虽能实现纳米级分辨率，但其依赖手动更换探针的操作严重制约了测量效率。尤其对于扫描扩展电阻显微镜（SSRM）这类技术，探针需同时满足超高机械强度（承受10 GPa接触压力）、纳米级锐度（尖端半径<5 nm）和高导电性，而现有涂层金刚石探针（CDT）和全金刚石探针（FDT）均存在性能短板。更棘手的是，探针锐度提升往往伴随磨损加剧，进一步加剧了频繁更换的需求。

针对这一瓶颈，研究人员创新性地提出反向探针样品扫描探针显微镜（RTS SPM）架构——将样品固定在无探针悬臂上扫描固定探针阵列，从而通过快速切换探针实现高通量测量。然而，该技术的核心瓶颈在于缺乏适配的探针芯片：现有硅基阵列探针锐度不足，而传统单尖金刚石探针制备工艺无法直接用于高密度阵列集成。

为解决这一难题，研究团队开发了"刺猬型全金刚石探针"（HFDT）芯片的纳米加工工艺。关键技术包括：通过KOH各向异性刻蚀制备倒金字塔硅模具；采用热丝化学气相沉积（HFCVD）生长硼掺杂金刚石（BDD）薄膜；结合金属电镀支撑膜与选择性硅衬底腐蚀实现阵列释放；最终通过自图案化干法刻蚀在金字塔基底上生成纳米级锐化多尖结构。工艺优化后，探针阵列密度达792尖/芯片，尖端半径最小2.7 nm，间距25-30 μm满足RTS悬臂安全扫描需求。

研究结果显示，HFDT芯片在p型硅阶梯校准样品测量中展现出优异动态范围（10¹⁶-10¹⁹ carriers/cm³），证实其导电性与机械稳定性。在GaAs纳米脊波导结构中，HFDT探针成功解析了纳米级异质界面。与CDT芯片的对比实验更具说服力：测量28 nm栅长FinFET时，HFDT将栅极宽度测量误差从CDT的模糊成像精确至27 nm，并清晰呈现源漏外延（S/D epi）掺杂扩散轮廓，这对器件建模至关重要。

该研究的突破性在于首次将HFDT技术成功移植到RTS探针芯片架构，通过四锚点设计解决膜应力变形，利用自图案化刻蚀实现规模化纳米尖制备。相比传统CDT芯片，HFDT芯片将SSRM空间分辨率提升至与常规SSRM相当水平，同时保留RTS技术5倍通量优势。这项发表于《Micro and Nano Engineering》的成果为半导体纳米器件电学表征提供了革命性工具，特别适用于FinFET等先进制程器件的掺杂分布分析，对推动半导体工艺开发具有重要价值。