面向后CMOS时代的神经形态处理器：集成片上学习与新型忆阻器件的混合架构研究

本研究针对传统深度学习的能耗瓶颈，提出了一种混合信号神经形态处理器TEXEL，通过集成CMOS电路与忆阻器件实现片上学习。该架构采用尖峰神经网络(SNN)和双稳态钙基学习规则(BiCaLL)，兼容二维/三维忆阻器件，解决了大规模神经形态系统中非易失性存储与动态学习的协同难题。实验验证了其在超低功耗(27.4μW静态功耗)下实现向量符号架构(VSA)等复杂任务的能力，为脑启发计算与新兴器件研究搭建了关键桥梁。

　　

当前人工智能发展面临严峻的能耗挑战，传统深度学习算法在冯·诺依曼架构下的能效比已接近物理极限。与此同时，新型忆阻器件(memristive devices)虽展现出非易失性存储和模拟生物突触的潜力，但如何将其大规模集成到功能完整的神经形态系统中仍存在显著技术鸿沟。这一矛盾促使研究者探索能融合CMOS工艺优势与新兴器件特性的创新架构。

在此背景下，由Hugh Greatorex、Ole Richter等来自欧洲多国研究团队在《Nature Communications》发表的研究，报道了名为TEXEL的神经形态处理器。该芯片采用180nm工艺制造，核心创新在于构建了支持片上学习的混合信号架构，通过差分接口电路实现10,000个可塑性突触与忆阻器件的协同工作。研究首次在系统级验证了双稳态钙基学习规则(BiCaLL)与忆阻存储的兼容性，其动态功耗低至25.9pJ/尖峰，为边缘计算场景下的实时学习提供了硬件基础。

关键技术方法包括：(1)基于AdExLIF(自适应指数漏积分发放)模型的神经元电路；(2)差分忆阻接口电路支持2-3端器件集成；(3)BiCaLL规则实现STDP(尖峰时序依赖可塑性)与SRDP(速率依赖可塑性)的协同；(4)向量符号架构(VSA)验证网络级功能。通过0-5V可编程脉冲、10ns-100ms读写时序调节等设计，该平台可适配氧化铪(HfO_x)、铁电晶体管(FeFET)等多种忆阻技术。

神经电路验证
芯片包含180个神经元，测量显示其FI(频率-电流)曲线呈现生物神经元典型的适应性特征。当注入500pA直流时，瞬时发放率从初始80Hz衰减至稳态20Hz，再现了生物神经元的频率适应现象。

学习电路性能
通过配置BiCaLL规则的三个钙信号通路(Ca²⁺ trace/post-trace/pre-trace)，实现了双相STDP学习窗口调节。实验测得当突触前/后脉冲间隔Δt=+10ms时，突触权重变化Δw达最大值0.4，而高频刺激(ν_pre>50Hz)下SRDP使突触高权重态概率提升至90%。

忆阻器接口特性
后仿真表明，当忆阻器开关比G_on/G_off>10且R_on<1GΩ时，差分归一化电路输出电流I_norm可达偏置电流的80%。采用VCM(价态变化机制)模型验证了10⁵次循环后仍能保持高低状态电荷分布分离(重叠率<5%)。

系统级演示
将2000维稀疏向量符号编码为80神经元/40突触的SNN网络，通过单次学习即实现车辆/颜色集合的分类，识别准确率达95%。其中教师信号通过静态兴奋性突触注入，触发目标神经元群的STDP学习。

该研究的意义在于：(1)首次实现支持大规模忆阻集成的全功能SNN处理器，其19,000个突触接口面积仅114μm²/单元；(2)提出设备无关的BEOL(后端工艺)集成方案，兼容现有CMOS产线；(3)通过VSA任务验证了超低功耗语义处理的可行性。这些进展为突破存算分离范式、发展具有持续学习能力的边缘智能系统提供了关键技术路径。研究指出的器件漂移补偿、3D集成等挑战，也将推动新型神经形态材料与架构的协同创新。