基于CMOS兼容闪存门控晶闸管的神经形态模块：面向存内计算的小型化低功耗解决方案

为解决传统冯·诺依曼架构的能效瓶颈，研究人员开发了一种CMOS兼容的闪存门控晶闸管神经形态模块（FGTNM），集成量化、非线性激活和最大池化功能于单一模块。该模块面积仅53平方微米，能耗低至9.1飞焦/次，在CIFAR-10分类任务中实现89.97%的准确率，为存内计算（IMC）硬件设计提供了突破性方案。

　　

随着人工智能（AI）在计算机视觉和自然语言处理等领域的突破性进展，传统计算架构的局限性日益凸显。图形处理器（GPU）虽能处理海量参数，但其数据在内存与计算单元间频繁迁移导致的"冯·诺依曼瓶颈"造成巨大能耗。据估算，到2030年AI计算的能源需求可能逼近全球总发电量。存内计算（In-Memory Computing, IMC）技术通过直接在非易失性存储器（NVM）阵列中完成向量矩阵乘法（VMM），显著减少了数据搬运，但外围模块如模数转换器（ADC）和激活函数单元仍制约整体能效。

针对这一挑战，研究人员在《SCIENCE ADVANCES》发表的研究中提出革命性解决方案——闪存门控晶闸管神经形态模块（Flash-Gated Thyristor-based Neuromorphic Module, FGTNM）。该器件利用晶闸管的超陡峭开关特性（subthreshold swing）和阈值电压（V_th）可编程性，在单一模块中同步实现4位量化、S型非线性激活和最大池化操作。关键技术包括：采用电荷陷阱闪存（CTF）阵列完成VMM运算；通过SiO₂/Si₃N₄/SiO₂（ONO）堆栈调控FGT的V_th；基于45纳米工艺节点进行能效评估；使用VGG-9网络验证CIFAR-10分类性能。

FGT的电学特性
实验显示，当栅极电压（V_G1）超过阈值时，FGT通过载流子注入引发正反馈，实现<1 mV/dec的陡峭开关。通过调节第二栅极电压（V_G2）或对ONO层进行编程/擦除操作，V_th可在0.35-1.05V范围内精确调控。

神经形态模块集成
FGTNM单元由FGT、pMOS晶体管和反相器构成，通过并联多个V_th递增的单元模块，可将输入电压（V_in）转换为16级温度计码。创新性地非线性映射V_th间隔后，该模块可直接输出S型激活结果。测试表明，两个FGT并联即可实现最大值筛选功能，为卷积神经网络（CNN）的池化层提供硬件支持。

IMC系统验证
在25×4 CTF阵列的IMC架构中，FGTNM将模拟电流转换为数字信号后，经温度计-二进制（T-to-B）编码器输出。系统级仿真显示，4位精度的FGTNM支持VGG-9网络达到89.97%分类准确率，媲美全精度软件基线。相较传统CMOS ADC，该模块在45纳米节点下面积缩小10倍（53 μm²），能耗降低两个数量级（9.1 fJ/次）。

这项研究开创性地将CTF存储器、FGT和CMOS器件共集成于单一晶圆，不仅突破了IMC外围模块的能效瓶颈，更通过多功能集成简化了硬件设计。其意义在于：为后摩尔时代AI芯片提供可扩展的解决方案；证实4位精度即可维持神经网络性能；展示新兴器件与成熟CMOS工艺的兼容潜力。随着工艺节点微缩，FGTNM的性能优势有望进一步放大，推动存内计算迈向实际应用。