通过硫属化合物相变超表面实现可见光的多维可重构光学操控

《Optics & Laser Technology》：Reconfigurable multidimensional optical manipulation of visible light via chalcogenide phase-change metasurfaces

提出基于波分复用的多操作数加法器，采用时间域电子-光子计算方法将数字操作数转换为光延迟间隔，通过位循环相加策略和WDM技术实现并行计算，有效解决传统光子加法器的逻辑级联、信号扇出、光损失及SNR问题，实验显示光损失降低36-42dB，平均延迟低于1ps/位。

　　本文探讨了一种基于波分复用（WDM）技术的多操作数加法器（MOA），其核心是采用一种可扩展的位宽时域电子-光子计算（TEPC）方法。随着人工智能和并行信号处理等应用的不断发展，对计算能力的需求也日益增长。传统的光子计算方法，无论是数字域还是模拟域，都面临着扩展性方面的挑战，这些问题主要包括逻辑级联、信号扇出、固有光学损耗以及信噪比（SNR）下降等。本文提出的TEPC方法通过将数字操作数转换为光学延迟区间，并在时域中执行加法运算，有效规避了这些限制，为实现大规模并行计算提供了新的思路。

在数字域光子计算中，光的强度被用来表示二进制值，其中较高的强度对应逻辑“1”，较低的强度对应逻辑“0”。这种方法依赖于所有光逻辑门或电光控制逻辑门来构建复杂的布尔逻辑电路。例如，基于光子晶体、等离子体和半导体光学放大器的设备可以实现全光逻辑门，包括非门、与门、或门和异或门。这些门被用来构建如全光加法器和乘法器等复杂逻辑单元。然而，这种方法在扩展性方面存在显著障碍。构建复杂的光子电路时，前一阶段的光逻辑门输出往往需要进行功率放大、滤波或相位调整，才能作为下一阶段的输入。这一过程不仅增加了设备的复杂度，还导致了更高的能耗。此外，信号扇出问题也会导致光强指数级衰减，例如一个典型的光分路器在1到2的扇出配置中会造成3dB的功率损失。随着更多光逻辑门被同时驱动，光信号强度的退化会更加严重。同时，光子逻辑操作过程中固有的光学损耗也很大，例如基于四波混频的全光与门会导致19dB的光功率损耗，而基于等离子体的与非门则引入6dB的损耗。在基于光合器的或门逻辑中，不对称输入引起的模式失配也会导致额外的3dB光学损耗。因此，数字域光子计算由于依赖光强，难以实现大规模计算。

相比之下，模拟域光子计算则面临不同的扩展性挑战，主要原因是信噪比的下降。模拟域光子计算利用光的物理机制，如干涉、衍射、光学吸收、检测和复用，来连续调节光强。不同强度水平代表计算结果。例如，在模拟光子乘法累加单元中，乘法操作是通过电光调制器完成的，其中被乘数和乘数分别由输入光信号强度和调制电压表示。输出光强对应于乘法结果，然后被送入光电探测器，通过叠加模拟电流信号完成加法操作。虽然模拟域光子计算可以同时处理多个操作数，但它受到信噪比限制的影响。随着操作数数量和位宽的增加，光强会被划分为更多的子级，从而导致信噪比严重下降。例如，在具有m个操作数和n位模拟加法的情况下，光强需要被划分为m×(2ⁿ -1)个子级。每个子级的幅度变小，更容易受到噪声干扰，从而降低计算精度。为了获得准确的计算结果，必须提高输入光强以满足最低信噪比要求。

由于人工智能应用的发展，计算能力已成为关键焦点。多操作数加法器（MOA）是AI硬件中的基本组件。例如，在基于FPGA的卷积神经网络（CNN）加速器中，MOA占用了约69%的逻辑资源。然而，随着摩尔定律接近其物理极限，传统的电子MOA在速度和能效方面也面临挑战。同时，数字域和模拟域的光子计算方法也存在上述问题。因此，本文提出了一种基于WDM的MOA，采用可扩展的位宽时域电子-光子计算方法，以解决这些问题。

本文提出的TEPC方法通过将数字操作数转换为光学延迟区间，并在时域中执行加法运算，有效规避了传统光子计算方法中的限制。这种方法避免了逻辑级联、信号扇出、固有光学损耗以及信噪比下降等问题，从而实现了高效的多操作数、多位加法操作。在TEPC框架中，加法操作是通过直接积累延迟完成的，而无需对光信号进行强度的调整或放大。这不仅简化了光子电路的设计，还提高了计算效率。

为了进一步提升计算性能，本文还引入了一种位级循环加法策略。这一策略能够有效减少随着加法器位宽增加而带来的操作延迟和光学损耗。通过循环处理每一位的操作数，加法器能够在不牺牲精度的前提下，实现更高的计算速度和更低的能耗。此外，本文采用波分复用（WDM）技术，使得多个加法操作可以在同一时间并行执行，从而显著提升计算吞吐量。WDM技术通过在不同波长上承载不同的操作数信号，使得加法器能够同时处理多个数据流，极大地提高了计算效率。

为了验证该方法的可行性并评估其性能，本文设计并模拟了基于IMEC硅光子学硅-绝缘体（SOI）工艺（isipp50g）和TSMC 28nm CMOS工艺的光子和电子电路。通过光电协同仿真，验证了该方法在不同位宽和操作数情况下的有效性。实验结果表明，与传统的数字域和模拟域光子加法器相比，该MOA在光学损耗方面实现了显著的降低。例如，在8个16位加法和16个32位加法的情况下，光学损耗分别减少了36dB和42dB，以及50dB和81dB。此外，该MOA在使用8波长WDM时，平均延迟低于1ps/bit，显示出极高的计算速度。

本文提出的MOA不仅在性能上优于传统的光子加法器，还具有良好的可扩展性。通过采用位宽可扩展的时域电子-光子计算方法，该MOA能够在不同位宽和操作数的情况下保持较高的计算效率和精度。这使得它在大规模并行计算任务中具有显著优势，例如在人工智能和并行信号处理等应用中。该方法的引入为电子-光子计算技术的发展提供了新的方向，也为未来的高性能计算系统设计提供了有价值的参考。

总之，本文提出了一种基于WDM的多操作数加法器，采用位宽可扩展的时域电子-光子计算方法。该方法通过将数字操作数转换为光学延迟区间，实现了高效的多操作数、多位加法操作，同时采用位级循环加法策略和WDM技术，有效减少了操作延迟和光学损耗，提升了计算性能。实验结果表明，该MOA在不同位宽和操作数情况下均表现出优异的性能，为大规模并行计算任务提供了新的解决方案。该研究不仅推动了电子-光子计算技术的发展，也为人工智能和并行信号处理等应用领域提供了重要的技术支持。