量子比特级低功耗低温CMOS集成电路：单片量子处理器的关键使能技术

这篇综述系统阐述了实现单片硅基量子处理器（QP）面临的微波/毫米波控制-读出集成电路（IC）设计挑战，创新性提出无螺旋电感（spiral inductors）的"量子比特级（qubit-size）"CMOS IC新范式。作者通过放大器、开关、跨阻放大器（TIA）等关键模块案例，论证了基于超大规模全耗尽绝缘体上硅（FDSOI）和鳍式场效应晶体管（FinFET）技术实现与量子点（QD）尺寸匹配（~5μm2）、功耗仅数毫瓦的低温IC解决方案，为百万物理量子比特（physical qubits）的故障容错（fault-tolerant）量子计算奠定硬件基础。

　　

亮点

硅自旋量子比特

将量子信息编码到固态粒子（如电子和空穴）的自旋中，能实现极高的集成密度和量子态处理灵活性。通过基于泡利自旋阻塞（Pauli spin blockade）和射频反射测量（RF reflectometry）的自旋-电荷转换机制，可将自旋态初始化与读取简化为电荷泵浦与检测。半导体量子点（QD）作为"人造原子"，其尺寸与先进CMOS晶体管的最终节点相当（约5μm²），为单片集成提供可能。

高频集成电路：设计范式的变革

图3展示了商用FDSOI CMOS和硅锗CMOS（SiGe-CMOS）技术的典型后端工艺（BEOL）。对采用顶层金属制作的电感器等无源器件造成的损耗进行定量分析表明，在60GHz低噪声放大器（LNA）设计中，传统设计方法会导致有源器件性能急剧恶化。

量子比特级低功耗低温CMOS集成电路

我们认为量子计算（QC）的控制-读出电路应具备：接近技术理论极限的超低功耗、与量子比特匹配的微型尺寸（qubit-size）、足够的低噪声/宽带/线性特性，且能在低温环境下工作。通过消除螺旋电感等大尺寸无源器件，我们开发的新型毫米波电路仅由少量MOSFET构成，尺寸接近量子比特器件（5-10μm²），功耗仅数毫瓦。典型案例包括：

• •

  采用4个FinFET的60GHz放大器，面积8μm²，功耗1.5mW

• •

  基于体偏置（body biasing）的射频开关，插入损耗<3dB

• •

  跨阻放大器（TIA）实现>40dBΩ增益，带宽覆盖4-8GHz

结论

我们首次在统一框架下探讨了实现单片硅基量子处理器（QP）的微波/毫米波集成电路设计挑战，提出了突破传统范式的解决方案。这类新型电路为百万级物理量子比特的规模化集成提供了关键使能技术，将加速量子技术从实验室走向产业化（lab-to-fab）的进程。