等离子体增强原子层沉积调控铟掺杂提升IGZO薄膜晶体管迁移率及其在后端兼容电路中的应用

本文综述了通过等离子体增强原子层沉积（PEALD）精确调控铟（In）掺杂比例，结合后沉积退火（PDA）工艺显著提升铟镓锌氧化物（IGZO）薄膜晶体管（TFT）性能的研究。研究揭示了高In含量与350°C PDA协同促进In─O键形成并减少缺陷态，使场效应迁移率（μFE）从25.10提升至66.04 cm2 V·s?1，同时实现低亚阈值摆幅（SS=79.25 mV dec?1）和近零阈值电压（VTH=-0.39 V）。基于优化器件构建的伪增强负载（PEL）逆变器展现了全摆幅特性，为单片三维集成（M3D）和CMOS后端工艺（BEOL）提供了高性能解决方案。

　　

引言

随着人工智能对算力需求的爆发式增长，传统硅基冯·诺依曼架构面临内存墙和功耗墙的瓶颈。单片三维集成（M3D）技术通过在后端工艺（BEOL）层堆叠逻辑与存储器件成为突破路径，但需满足低温（<400°C）加工要求。铟镓锌氧化物（IGZO）薄膜晶体管（TFT）因其适中迁移率、优异静电特性和低温兼容性成为理想候选，但其迁移率仍有提升空间。

材料与方法

研究采用等离子体增强原子层沉积（PEALD）制备IGZO薄膜，通过调控InO_x子循环数（n=1/3/5）实现In比例精确调节。以(3-二甲氨基丙基)二甲基铟（DADI）为In前驱体，配合500W高能氧等离子体，在10nm HfO₂介质上生长IGZO_n11薄膜。通过X射线光电子能谱（XPS）和原子力显微镜（AFM）表征发现，In比例提升至5:1:1时，表面粗糙度（R_q）降至1.14?，金属-氧键（M─O）占比达88.42%，氧空位（V_O）减少至9.53%。

性能优化机制

后沉积退火（PDA）温度实验显示：300°C时V_O从8.96%降至5.5%，-OH基团减少；350°C时μ_FE提升至66.04 cm² V·s^?1，接触电阻（R_C）降至242Ω；400°C则因In─O键断裂导致V_O激增至18.99%。高能等离子体环境通过产生活性氧物种（如O自由基）抑制V_O形成，而Ga3?的高电负性（1.81）和小离子半径（0.62?）增强了M─O键稳定性。

器件与电路表现

优化后的IGZO₅₁₁ TFT展现66.04 cm² V·s^?1迁移率，79.25 mV dec^?1的SS和-0.39V阈值电压。基于该器件设计的伪增强负载（PEL）逆变器在1.5V工作电压下实现全摆幅输出，电压增益达8.7，噪声容限（NM）为0.45V。正偏压应力（PBS）测试显示阈值电压偏移（ΔV_th）<0.5V，优于传统溅射法制备器件。

结论与展望

该工作通过PEALD原子级精度调控In/Ga/Zn配比，结合PDA工艺实现IGZO TFT性能突破，为后端兼容的氧化物电子学提供了新思路。未来可探索In梯度掺杂或异质结设计，进一步优化器件可靠性和集成密度。