基于时间域加权和计算的脉冲神经网络模型及其VLSI实现

本综述创新性地提出了一种基于时间域加权和计算的脉冲神经网络（SNN）模型，通过将输入信号编码为时间延迟（ti），利用膜电位积分特性（V(t) = λt/Tin）实现乘加运算。模型采用双通路结构分别处理正负权重（w+/w-），通过输出脉冲时间差（tν- - tν+）表征加权和结果，并引入缩放因子（Γ(n)）解决多层网络（MLP）的电位饱和问题。该时域计算架构为低功耗神经形态芯片（VLSI）设计提供了新范式。

　　

时间域加权和计算的基本原理

传统人工神经网络（ANN）的乘加运算在硬件实现时面临功耗和并行化瓶颈。本研究提出将输入值（x_i）编码为时间信号（t_i = T_in(1 - x_i)），通过神经元膜电位的线性积分特性实现乘加运算的物理转换。当输入脉冲在t_i时刻到达时，神经元膜电位呈线性上升（V(t) = λ(t - t_i)/T_in），多个输入产生的电位叠加效果恰好等价于加权和计算。

正负权重的分通路处理机制

针对权重符号问题，模型采用双通路架构：正权重（w⁺）输入产生兴奋性后电位（EPSP），负权重（w^-）输入产生抑制性后电位（IPSP）。通过引入虚拟权重（a₀ = -(β⁺ + β^-)）平衡正负权重的总和，确保两组输出的时间测量基准一致。最终加权和结果通过正负输出脉冲时间差表征：∑a_i·x_i = β(t_ν^- - t_ν⁺)/T_in，其中β为权重绝对值之和。

多层神经网络的时间域传递

在多层感知机（MLP）中，前层神经元的输出时间（t_νj⁽ⁿ⁾⁺/t_νj^(n)-）直接作为后层神经元的输入时间信号。通过权重重配置（B_s⁽ⁿ⁾ = ∑||w_ij⁽ⁿ⁾||/Γ⁽ⁿ⁾）解决层间信号缩放问题，其中缩放因子Γ⁽ⁿ⁾ = β_j^(n-1)确保各层电位处于合理范围。输出层的结果仍通过时间差计算：y_k^(p) = B_k^(p)(t_νk^(p)- - t_νk^(p)+)/T_in。

VLSI实现的关键技术问题

硬件实现需注意突触权重存储（采用数字存储器或模拟电路）、时间编码电路（时间-数字转换器TDC）、膜电位积分器（漏积分电路）的设计。特别需要处理正负权重通路的平衡性，通过虚拟权重注入确保β⁺ = -β^-。缩放因子Γ的引入有效防止了深层网络的电位饱和，可通过可编程电流源或电容阵列实现。

应用验证与性能优势

在MNIST数据集上的仿真验证表明，该时间域模型与传统ANN具有相同的分类精度。功耗分析显示时间编码相比数字编码可降低50%以上的功耗，主要得益于模拟计算的高能效特性和减少的数据传输。该架构特别适合语音识别、心电图分析等时序信号处理任务，为神经形态芯片（Neuromorphic Chip）设计提供了新思路。

技术局限与发展方向

当前模型对时间抖动（Timing Jitter）较为敏感，需要高精度时钟同步。未来工作将探索自适应时间编码、脉冲时间依赖可塑性（STDP）学习规则的集成，以及与其他神经形态计算架构（如忆阻器交叉阵列）的融合，进一步提升处理效率和适应性。