采用沟道注入技术制备深P阱4H-SiC沟槽MOSFET以实现优异击穿特性与低导通电阻

本文报道了一种采用沟道注入（CI）技术形成的深P阱结构的1.2 kV 4H-SiC沟槽MOSFET（CI-TMOS）。该结构在保持低比导通电阻（Ron,sp）的同时有效抑制栅氧电场（Eox），显著提升器件可靠性与雪崩鲁棒性。其性能优于双沟槽（DT-MOS）与非对称沟槽（AT-MOS）结构，展现出良好的产业化潜力。

　　

Highlight

本研究中提出的CI-TMOS结构通过沟道注入技术实现了深P阱区域的高效成型，显著改善了器件的电学性能和可靠性。该技术有效缓解了离子注入过程中的横向散射问题，为高性能SiC功率器件的制备提供了新路径。

Device structure and simulation

图1展示了传统TMOS与CI-TMOS的截面结构示意图。为确保比较的公平性，两者的N漂移区、P阱、N⁺层、元胞间距与沟槽尺寸均保持一致，沟道长度均为0.5 μm。表1列出了这两种结构的关键尺寸参数。值得注意的是，CI-TMOS的芯片面积设计有两种规格。基准芯片的面积为7.84 mm2，是基于最优设计原则制备的。

Results and discussions

图8展示了P阱宽度（W）对CI-TMOS静态性能的影响。图8（a）为在不同W条件下、栅源电压V_GS = 18V时测得的输出特性曲线。随着W的增加，由于电子流入N漂移区的导电路径变宽，电流密度显著提高，这一趋势与图3中的仿真结果一致。图8（b）展示了不同W的CI-TMOS在正向阻断状态下的特性曲线。击穿电压（BV）随W增加呈现先升后降的趋势，说明存在一个最优的P阱宽度以实现最佳的耐压性能。

Conclusion

我们成功制备出击穿电压（BV）达1440 V、比导通电阻（R_on,sp）为2.14 mΩ·cm2的CI-TMOS器件，验证了借助沟道注入技术制备4H-SiC沟槽MOSFET的可行性。通过沟道注入技术在沟槽两侧形成离子横向散射较弱的深P阱区域，并结合JFET区域的设计，保证了沟道末端的电流路径畅通无阻。CI-TMOS的优值（FOM）达到969 MW/cm2，显著高于DT-MOS和AT-MOS，表明其在比导通电阻与击穿电压之间取得了更好的平衡。此外，CI-TMOS还展现出卓越的雪崩鲁棒性，使其成为商业应用的极具竞争力的候选器件。