双栅ZnO TFT中晶界引起的阈值电压偏移：一种分析及仿真方法

《Journal of Computational Electronics》：Grain boundary-induced threshold voltage shift in dual-gate ZnO TFTs: an analytical and simulation approach

氧化物半导体双栅晶体管中晶界陷阱对阈值电压的影响研究。采用ZnO通道层和HfO?栅介质，通过连续线电荷模型和TCAD模拟分析40个晶界对CMG和GTG模式下阈值电压（从0.5到2.2V）的影响，建立陷阱密度与阈值电压的数学关系。

　　

摘要

基于氧化物的双栅薄膜晶体管（DGTFT）因其出色的光学透明度和电子性能而成为平板显示器的理想选择。在本研究中，我们使用ZnO作为沟道区域的氧化物半导体材料，并采用HfO₂作为栅极介质，以分析晶界（GBs）对DGTFT性能的影响。由于无序半导体中的晶界内存在陷阱态，精确确定积累模式TFT的阈值电压（V_th）具有挑战性。在本文提出的方法中，这些晶界被建模为具有高斯陷阱分布的连续电荷线，从而得到了一个将V_th与晶界陷阱密度相关联的解析表达式。研究结果表明，随着晶界陷阱密度的增加，V_th也随之增加。此外，我们还利用TCAD技术研究了在不同陷阱能量水平（E_mid）和陷阱变化密度（N_t）下，多个晶界对双栅ZnO TFT电学特性的影响。DGTFT的性能在CMG（共模栅极）和GTG（接地顶栅极）模式下进行了分析。研究发现，当晶界数量为40个且陷阱浓度从10¹⁰增加到10¹² cm^?2 eV^?1时，CMG模式下的V_th值从0.5 V升高到1.4 V；而在GTG模式下，V_th值从1.0 V升高到2.2 V。