基于p-GaN/InGaN/AlN复合沟道与钨栅的高性能p沟道InGaN MESFET实现创纪录的1.5×109开关比

《Chinese Journal of Electronics》：A 1.5×109 ION/IOFF Ratio p-Channel InGaN MESFET with p-GaN/InGaN/AlN Composite-Channel and Tungsten Gate

本期推荐一项在宽禁带半导体领域取得重要突破的研究。为攻克GaN基p沟道场效应晶体管(p-FET)性能远逊于n沟道器件、制约互补金属氧化物半导体(CMOS)技术发展的难题，研究人员成功研制出一种具有p-GaN/InGaN/AlN复合沟道和纳米尺度钨栅的p沟道InGaN金属半导体场效应晶体管(MESFET)。该器件实现了0.97 pA/mm的超低关态漏电流、创纪录的1.5×109ION/IOFF比、77 mV/dec的陡峭亚阈值摆幅(SS)以及-105 V的高击穿电压，且具有近乎可忽略的0.03 V滞后电压，展现了极高的稳定性，为高性能GaN基CMOS逻辑集成电路的发展奠定了坚实基础。

　　

随着航空航天、电动汽车和5G通信技术的飞速发展，电子系统的工作环境日趋严苛，这极大地推动了氧化镓(Ga₂O₃)、氮化镓(GaN)等宽禁带半导体材料的发展。传统的硅(Si)基逻辑集成电路在高低温极端环境下易发生失效或载流子“冻析”效应，难以满足应用需求。GaN材料凭借其宽禁带隙、高临界电场等优异特性，使其器件能够在高温、高电场等恶劣条件下稳定工作。更重要的是，GaN材料中由极化效应诱导产生的二维电子气(2DEG)和二维空穴气(2DHG)具有温度不敏感特性，显示出在极宽温度范围内应用的巨大潜力。近年来，基于2DEG和2DHG，采用互补金属氧化物半导体(CMOS)技术或直接耦合场效应晶体管逻辑(DCFL)开发的逻辑集成电路已展现出良好的耐高温特性。其中，静态功耗更低的CMOS技术相较于DCFL技术，更适用于制备GaN基逻辑集成电路。

然而，与发展成熟的GaN n沟道场效应晶体管(n-FET)相比，p沟道场效应晶体管(p-FET)的性能始终较差，这严重阻碍了GaN基CMOS技术的进步。p-FET性能不佳主要体现在栅极控制能力不足，例如低开关比(I_ON/I_OFF)、高亚阈值摆幅(SS)以及稳定性差。为抑制栅漏电流、提高I_ON/I_OFF比，通常采用Al₂O₃、SiO₂或SiN等介质作为栅极绝缘层的三明治结构。但此类结构界面陷阱密度高、击穿电压低，导致严重的滞后现象和稳定性下降。近年来，有研究提出采用SiN/原位生长GaON以及SiN/AlN交错栅堆栈结构来减少界面陷阱、缓解滞后并确保低栅漏电流。此外，无介质的肖特基栅金属半导体场效应晶体管(MESFET)也被证明能有效降低界面陷阱并获得高击穿电压。其他先进栅结构如鳍式场效应晶体管(FinFET)也显示出进一步增强栅控能力、实现高I_ON/I_OFF比和低SS的巨大潜力。另一方面，窄带隙氮化铟镓(InGaN)已被用于提高受主电离效率和作为欧姆接触层，显示出提升p-FET导通电流的潜力。然而，不作为空穴供给层或欧姆接触层的量子阱状InGaN沟道，其潜力尚未被深入探索。

在此背景下，西安电子科技大学郝跃院士团队的研究人员在《Chinese Journal of Electronics》上报道了一种高性能p沟道InGaN MESFET。该研究通过能带调制的p-GaN/InGaN/AlN复合沟道设计和采用低功函数金属钨(W)的理想高质量肖特基栅，结合纳米尺度加工工艺，成功制备出具有超高I_ON/I_OFF比、可忽略滞后、陡峭SS和高击穿电压(BV)的增强型p沟道器件，性能实现了重大突破。

本研究的关键技术方法主要包括：在6英寸硅衬底上采用金属有机化学气相沉积(MOCVD)外延生长p-GaN/InGaN/AlN复合沟道异质结构；通过自对准、低损伤的感应耦合等离子体(ICP)刻蚀工艺实现精确的栅凹槽定义；采用高分辨率电子束光刻定义纳米尺度栅区，并溅射沉积W/Au金属栈形成肖特基栅；以及通过氮气氛下退火和四甲基氢氧化铵(TMAH)溶液处理等工艺优化界面质量。

器件结构与制备

研究的核心是p-GaN/InGaN/AlN复合沟道MESFET。其外延结构包含缓冲层、GaN/AlN/AlGaN/AlN/InGaN双异质结和p-GaN层。位于InGaN沟道层下方的AlN插入层用于调制能带并提高镁(Mg)受主电离率。关键的InGaN沟道层充当量子阱，能显著增强空穴限制效应，从而提升栅极控制能力。该异质结构的二维空穴气面电荷浓度、空穴迁移率和方块电阻分别为3.15×10¹³cm^-2、3.77 cm²/(V·s)和52.48 kΩ/□。值得注意的是，由于InGaN沟道中存在显著的合金散射，其空穴迁移率低于传统GaN沟道。制备流程包括台面隔离、Ni/Au欧姆接触金属的沉积与退火、栅凹槽的ICP刻蚀与表面处理（氮气退火和TMAH处理）、以及最终利用电子束光刻和磁控溅射完成的纳米尺度W/Au肖特基栅的形成。制备完成的器件具有源-栅长度(L_SG)450 nm、漏-栅长度(L_GD)830 nm、栅长(L_G)490 nm的特征尺寸。

结果与讨论

器件的电学性能表征显示出卓越的特性。在漏源电压(V_DS)为-5 V时，双扫传输特性曲线显示，通过线性外推法提取的阈值电压(V_TH)为-0.85 V，在1 μA/mm处提取的阈值为0.77 V。正反扫曲线高度重合，表明滞后电压极小。这得益于栅凹槽的先进处理和无介质的肖特基栅结构，实现了低陷阱态密度的高质量栅界面。得益于增强限制的量子阱状p-GaN/InGaN/AlN沟道设计、按比例缩小的肖特基栅尺寸以及高质量的肖特基栅界面，制备的MESFET实现了0.97 pA/mm的超低关态漏电流，从而获得了高达1.5×10⁹的I_ON/I_OFF比。同时，77 mV/dec的亚阈值摆幅(SS)也表明了优异的栅控能力。InGaN复合沟道在界面处引入了类量子阱的能带结构，这些量子阱形成的附加势垒降低了载流子从沟道溢出到肖特基栅界面的概率，从而抑制了栅漏电流，实现了高I_ON/I_OFF比。此外，InGaN的介电常数低于GaN，导致在相同偏压下内建电场更强，能带弯曲更显著，这使得沟道载流子更早耗尽，增强了栅控能力，同时也引起了阈值电压的负向漂移。

输出特性曲线显示，在V_DS= -10 V且栅源电压(V_GS) = -6 V时，器件的输出电流达4.4 mA/mm。在V_DS= V_GS= -6 V时，有效导通电阻为945 Ω·mm。与前沿的p沟道GaN FET性能对比表明，该纳米尺度MESFET同时具备了最高的I_ON/I_OFF比和具有竞争力的导通电流(I_ON)。尽管L_GD仅为0.83 μm，三个器件的关态击穿特性测试却显示出高达-105 V的击穿电压，计算得出的临界电场为1.26 MV/cm。

器件的稳定性通过了严苛测试。在不同栅压扫描范围下的双扫传输特性表明，即使负向栅压V_GS扫至-4 V，漏极电流密度、V_TH和滞后电压均未出现明显退化。同时，SS和关态漏电流在不同扫描范围内也表现出优异的稳定性。此外，在5 V的栅应力电压下，施加长达0 s至1000 s的应力时间后立即测量双扫传输特性，发现V_TH和漏极电流I_D的退化可忽略不计。这些结果充分证明了该纳米尺度p沟道MESFET具有高质量的肖特基界面和卓越的稳定性。

结论

本研究成功制备了具有负阈值电压(V_TH= -0.85 V)的纳米尺度p沟道p-GaN/InGaN/AlN MESFET。通过利用类量子阱p-GaN/InGaN/AlN沟道、纳米尺度栅尺寸以及采用低功函数W的理想肖特基栅，该器件实现了0.97 pA/mm的超低关态漏电流和创纪录的1.5×10⁹的I_ON/I_OFF比。双扫传输特性还揭示了77 mV/dec的陡峭SS和近乎可忽略的0.03 V滞后电压。同时，器件在仅0.83 μm的漏栅间距下实现了-105 V的击穿电压，对应的临界电场高达1.26 MV/cm。这项研究在p沟道GaN晶体管性能上实现了重大突破，其超高性能和卓越稳定性表明该器件在面向极端环境应用的高性能GaN基CMOS技术中具有巨大的应用潜力。