综述：原子层沉积氧化物半导体用于先进存储器架构：关键要求与挑战

《Nano-Micro Letters》：Oxide Semiconductor for Advanced Memory Architectures: Atomic Layer Deposition, Key Requirement and Challenges

本综述系统阐述了氧化物半导体（OS）从显示背板材料向先进存储与逻辑器件发展的技术演进，重点分析了原子层沉积（ALD）技术在实现高性能OS沟道中的核心作用。文章详细探讨了OS的材料特性、ALD工艺原理（吸附与反应机制）、关键材料设计策略（阳离子工程、结晶性调控、阴离子掺杂与异质结构工程），并针对存储器应用（1T1C、2T0C、FeFET）面临的接触电阻、氢不稳定性及p型材料缺失等挑战提出了解决方案，为下一代半导体存储器技术发展提供了全面视角。

　　

从显示到存储：氧化物半导体的技术演进

氧化物半导体（OS）最初由Hosono课题组在21世纪初提出，从显示背板材料逐渐发展成为先进存储器和逻辑器件的有力候选者。其卓越的低漏电流特性以及与三维（3D）架构的兼容性，近年来在半导体应用中重新引发研究热潮。OS的独特材料特性从根本上源于其特殊的电子能带结构：导带底由金属ns轨道主导，具有小的传输有效质量（m*≈0.2-0.35 m₀），即使在拓扑无序状态下也能抑制带边局域化，从而在非晶相中保持高电子迁移率。其离子键合特性在O 2p价带和金属ns导带之间形成了宽禁带，实现了高透明度和低关态漏电流。氧空位（V_O）作为关键的本征缺陷，提供浅施主能级（~0.1-0.3 eV below CBM），调制费米能级，实现n型导电。

与传统非晶硅（a-Si:H）和低温多晶硅（LTPS）相比，OS结合了中高迁移率（10-100 cm²V^-1s^-1）、超低漏电流（~10^-18A μm^-1）和低温加工性（RT-400°C）等优势，使其成为显示和存储器应用的理想选择。其陡峭的开/关转换和低关态电流增强了数据保持能力并降低了刷新功耗，支持其作为存储器单元晶体管的使用。

原子层沉积：高性能OS薄膜生长的核心技术

原子层沉积（ALD）已成为集成OS沟道到存储器的关键技术。与物理气相沉积（PVD）相比，ALD凭借其自限制化学表面反应，在复杂3D结构中提供优异的均匀性、埃米级厚度控制、精确的阳离子分布设计和高质量薄膜生长。

ALD过程的核心在于两个半循环：吸附和反应。在吸附步骤中，前驱体与表面反应位点相互作用形成化学吸附物种。前驱体配体和金属组分的类型、分子体积、表面能和反应位点密度是影响吸附的关键参数。例如，胺基铟前驱体DMION可将ALD窗口下限降至35°C，而较小体积的前驱体DATI相比DADI可增强吸附覆盖，提高薄膜密度（6.57→6.76 g cm^-3）和场效应迁移率（μ_FE）（90.5→115.8 cm²V^-1s^-1）。

在反应步骤中，反应物与吸附前驱体的配体反应，完成薄膜形成。氧化剂类型（H₂O、H₂O₂、O₃、O₂等离子体）显著影响工艺温度窗口、生长每循环（GPC）和薄膜质量。O₂等离子体等强氧化剂可扩展ALD窗口（100-250°C）并显著提高GPC（0.29→1.11 ? cycle^-1），减少氧相关缺陷。衬底温度、压力和剂量等工艺参数共同决定最终薄膜特性。升高温度（100→250°C）可降低碳杂质（<0.1 at%），提高薄膜密度（~7.0 g cm^-3）和霍尔迁移率（~38.8 cm²V^-1s^-1）。

先进材料设计策略：从阳离子工程到原子结构优化

为满足存储器应用对高性能和高可靠性的要求，研究人员发展了多种材料设计策略。

阳离子工程通过引入高键能阳离子（如Sn、W）来增强金属-氧键合，提高热稳定性和电学性能。例如，富Sn的ITGO（In:Sn:Ga=25:58:17 at%）在600-700°C退火后仍保持非晶结构和高空穴迁移率（~24.0 cm²V^-1s^-1）。掺W的IWO栅极全环绕（GAA）纳米片FET实现了高开态电流（815 μA μm^{-1）和超低阈值电压漂移（ΔV_th≈88 mV）。}

结晶性控制对提高迁移率和稳定性至关重要。高度取向的结晶可减少晶界密度和陷阱态。通过ALD制备的c轴取向3 nm厚In₂O₃薄膜表现出强C(222)取向，器件实现高μ_FE（41.12 cm²V^-1s^-1）和优异的正偏压温度应力（PBTS）稳定性（ΔV_th=+0.16 V）。利用CAAC-IGZO种子层外延生长的单晶In₂O₃垂直FET实现了超低关态电流（2.0 zA μm^-1）和陡峭亚阈值摆幅（SS=86.7 mV dec^-1）。

原子结构优化通过设计异质界面和空间层状分布，形成空间限制的导电路径（如二维电子气），解耦电荷传输与缺陷敏感区域。IZO/IGZO双沟道结构通过纳米尺度调制背沟道IZO厚度，同时增强迁移率（μ_FE~40 cm²V^-1s^-1）和稳定性（ΔV_th=-0.07 V）。伪单晶IGZO晶体管通过优化InO₂和(Ga,Zn)O层的超循环序列，实现超高μ_FE（>114 cm²V^-1s^-1）。

轻元素掺杂可调制载流子浓度、钝化亚带隙态和稳定界面环境。选择性氮掺杂IGZO有效抑制亚带隙态，提高PBTS可靠性，实现高μ_FE（106.5 cm²V^-1s^-1）和最小ΔV_th漂移（+0.45 V PBTS, -0.10 V NBTS）。氢掺杂结合PEALD和热ALD Al₂O₃的混合栅极绝缘层工程，实现了高迁移率（μ_FE=150.7 cm²V^-1s^-1）和氢弹性器件。

存储器应用中的关键挑战与解决方案

尽管ALD驱动的OS技术取得显著进展，但在集成到当前存储器架构中仍面临多个关键挑战。

高接触电阻是影响器件响应速度和功率效率的主要瓶颈。OS固有的高比接触电阻率（ρ_C~10^-6Ω cm²）在DRAM所需的微小接触面积（~10^-12cm²）下尤为突出。解决方案包括引入氧化物基夹层（如c轴取向结晶IGZO）作为氧隧穿势垒，优化金属电极功函数，以及等离子体或化学处理调制界面偶极子。例如，TiN/ITGO夹层将肖特基势垒高度从0.4降至0.2 eV，ρ_C从8.0×10^-4改善至9.0×10^-6Ω cm²。

热不稳定性源于高温处理（>600°C）导致的结晶化、元素扩散和缺陷产生。通过调整阳离子组成提高结晶温度是关键策略。ITGO中Sn的掺入（低扩散性1.05×10^-7cm²s^-1）和高Sn-O键解离能量著增强了热稳定性。高度取向的InGaO（In:Ga=4:1 at%）在700°C下保持结构完整性，实现优异器件性能（V_th:-0.65 V，μ_FE:128.2 cm²V^-1s^-1）。

氢不稳定性在氢丰富的工艺环境中导致缺陷形成和电学性能退化。氢屏障层（如SiN_x、Al₂O₃）可有效阻挡氢渗透。Al₂O₃栅极绝缘层具有低H₂渗透性（<10^-4Barrer），配合碳、氧、氢含量控制，实现改善的氢电阻（ΔV_th低至-0.13 V）。材料层面，掺入高氧键解离能元素（如Si-O 799 kJ mol^-1）可抑制氧空位形成，提高氢稳定性。

p型氧化物沟道的缺失限制了CMOS架构的发展。现有p型OS存在低空穴迁移率（<10 cm²V^-1s^-1）、高I_off和差稳定性等问题。TeOx基材料（VBM主要由Te 5p轨道组成）因5p轨道空间扩展大致使空穴有效质量减小，迁移率提高。硒合金化Te-TeOx实现平均空穴迁移率~15 cm²V^-1s^-1和I_on/I_off~10⁷。结晶性控制（如ALD生长SnO促进横向晶粒生长）和钝化层引入（如Al₂O₃）也是提高性能的有效策略。

结论与展望

氧化物半导体凭借其独特的电子能带结构和原子层沉积技术提供的精确材料控制能力，已成为下一代存储器架构的关键候选材料。从背端工艺（BEOL）集成到核心存储单元晶体管（1T1C、2T0C、FeFET），OS技术显示出巨大的应用潜力。

通过阳离子工程、结晶性控制、原子结构优化和轻元素掺杂等策略，研究人员在提高迁移率、稳定性和可靠性方面取得了显著进展。然而，接触电阻、热稳定性、氢不稳定性及p型材料开发等挑战仍需解决。随着AI驱动工艺优化和单片3D集成技术的发展，ALD驱动的OS技术有望在节能计算、高密度存储和人工智能硬件领域发挥重要作用，推动半导体技术超越传统硅基缩放限制。