在动态反向偏压应力作用下，1200伏SiC MOSFET中的DV/dt诱导退化与失效机制

《Materials Science in Semiconductor Processing》：DV/dt-Induced degradation and failure mechanisms in 1200 V SiC MOSFETs under dynamic reverse bias stress

SiC MOSFET动态反向偏置应力下可靠性研究：通过对比四款1200V器件的门极和终止结构，分析25-100V/ns dV/dt梯度下参数退化与失效机理，发现平面/沟槽门结构对阈值电压的影响显著，而终止结构中JTE单接点设计在高压dV/dt下易引发电场集中导致的击穿失效，改进型带场限环的终止结构可有效抑制此类问题。

　　

孔柳丹|唐久阳|曹佳颖|常一飞|张庆春|刘盼

复旦大学智能机器人与先进制造学院，中国上海市杨浦区邯郸路220号，200433

摘要

随着碳化硅（SiC）器件在电动汽车、高频电源和工业系统中的广泛应用，其在动态开关应力下的长期可靠性越来越受到关注。本文研究了1200 V SiC MOSFET在动态反向偏压（DRB）应力下的可靠性，分析了结构设计和dV/dt对器件退化和失效行为的影响。四种具有不同栅极和终端结构的商用器件在25至100 V/ns的dV/dt梯度下进行了1000小时的测试。首先，研究了有源区结构对器件在DRB下退化的影响。平面栅极和沟槽栅极结构表现出不同的退化行为，这体现在转移特性的不同演变上。其次，终端设计也起着重要作用。单结终端延伸（JTE）在高dV/dt下发生了灾难性失效。进一步的失效分析和TCAD模拟表明，电场拥挤导致了局部击穿。研究发现，深p型注入或在JTE外部添加的场限制环（FLR）可以有效地扩展耗尽区，降低场浓度，从而提高动态鲁棒性。因此，终端中的均匀电势分布对于抑制局部场增强和确保高压SiC MOSFET在高dV/dt下的可靠运行至关重要。

引言

随着新能源汽车、高频转换器和工业电力系统的快速发展，SiC MOSFET逐渐成为下一代高压和高温应用的主流功率器件。由于SiC MOSFET具有高临界击穿场强、宽禁带和优异的热导率[1]、[2]，其系统效率得到了有效提升[3]、[4]、[5]，这引发了学术界和工业界对可靠性的关注。SiC MOSFET的栅氧和终端区域在动态开关和电热耦合应力下特别容易受到损害，可能导致退化甚至灾难性失效。

为了研究栅氧和终端结构在静态电热应力下的稳定性，通常采用高温反向偏压（HTRB）测试作为评估功率器件可靠性的传统且重要的方法。先前的研究表明，长时间应力可能会导致阈值电压（V_th）负偏移和漏电流（I_dss增加，这些现象与界面陷阱、电荷捕获/释放以及氧化物缺陷演变密切相关[6]、[7]、[8]、[9]、[10]、[11]、[12]、[13]、[14]。除了栅氧退化外，HTRB研究还观察到终端区域可能受到电荷捕获的影响，导致击穿电压降低，尽管这种效应通常是可恢复的[15]。总体而言，HTRB测试为SiC MOSFET在静态条件下的栅氧和终端退化提供了相对系统的见解。

然而，HTRB测试仅反映了在恒定电压应力下的退化特性，无法完全捕捉器件在实际高频开关环境中经历的动态应力。随着dV/dt的增加，器件在开关事件期间会遭受更强的电场瞬变和位移电流冲击，这可能导致与静态HTRB下观察到的退化行为不同的结果。因此，近年来人们开始探索动态反向偏压（DRB）测试，尽管大多数相关研究仍处于早期阶段。先前的研究表明，DRB应力加速了陷阱动态、热载流子注入[16]、[17]、[18]，并影响了栅氧和界面电荷的稳定性，重点关注V_th偏移和Crss的增加。在高dV/dt条件下，终端和主结过渡处的瞬态电场过冲可能引发灾难性失效[19]。尽管初步研究揭示了SiC MOSFET在DRB应力下的某些退化特性，但大多数研究仅关注单一器件类型或特定应力条件，缺乏在不同dV/dt条件下的不同结构比较。此外，高频动态应力下终端区域的退化或失效模式尚未得到探索。

受这些挑战的启发，本研究调查了SiC MOSFET在DRB应力下的退化和失效机制。我们对四种1200 V商用器件进行了1000小时的应力实验，采用了不同的dV/dt梯度（25/50/75/100 V/ns），并每168小时进行一次静态参数测量。通过比较不同结构之间的退化趋势和失效分布，本研究揭示了单元设计对静态参数变化的影响以及终端设计在失效模式中的主导作用，并通过仿真进一步验证了这些结果。研究结果突出了终端和单元结构对DRB条件下退化和失效的影响，可为未来在高dV/dt环境下的SiC MOSFET设计和可靠性评估提供有用的依据。

设备选择

选择了四种商用1200 V SiC MOSFET作为测试器件（DUTs），分别标记为DUT A至DUT D。这些器件特意选择了平面栅极和沟槽栅极架构，具有不同的单元和终端配置。四种SiC MOSFET的器件结构配置以及扫描电子显微镜（SEM）图像如图1所示。具体来说，DUT A和DUT D采用平面栅极结构，而DUT B和DUT C采用非对称和双

$I_{\mathrm{dss}}$

在DRB应力下，$I_{\mathrm{dss}}$是评估器件退化和可靠性的关键参数。本节比较和分析了不同dV/dt梯度和器件结构下的退化行为。$I_{\mathrm{dss}}$与时间的关系曲线如图5所示，涵盖了所有四种器件类型在不同dV/dt梯度下的情况。

对于大多数器件（A、B和C），在四种dV/dt条件（25、50、75和100 V/ns）下，$I_{\mathrm{dss}}$的变化较小，表明它们的退化相对

DUT A-C的退化分析

由于大多数DUT D样本在168小时内的高dV/dt应力下发生了灾难性失效，表现为永久性的三终端短路，因此本节专门讨论了DUT A、B和C的退化特性。图7展示了DUT A、B和C在25、50、75和100 V/ns的dV/dt条件下，168至1000小时应力时间范围内关键静态参数的百分比变化箱线图。每个箱子代表六个

DUT D的退化结果和失效分析

与DUT A–C不同，DUT D样本在高dV/dt条件下发生了灾难性失效。这种不同的失效行为促使我们进行了专门的研究，不仅关注观察到的退化现象，更重要的是关注早期失效的物理机制。

本节对DUT D进行了分析，包括四个方面：（1）在低dV/dt应力下的静态参数表征；（2）基于Weibull分析和$\mathrm{dV/dt}$的加速建模；（3）基于

结论

本研究确立了1200 V SiC MOSFET在高温动态反向偏压（DRB）应力下的长期可靠性与结构设计分析之间的关键依赖关系。主要发现如下：

• (1)
  在有源区，平面（DUT-A）和沟槽（DUT-B/C）架构表现出不同的亚阈值特性演变，而双沟槽（DUT-C）设计显示出击穿电压的显著降低。
• (2)
  终端击穿成为器件的主要限制因素

CRediT作者贡献声明

孔柳丹：撰写——原始草稿，数据整理，概念构思。唐久阳：方法论，形式分析。曹佳颖：形式分析。常一飞：形式分析。张庆春：项目管理，概念构思。刘盼：撰写——审稿与编辑，项目管理，资金获取，概念构思。

利益冲突声明

作者声明他们没有已知的财务利益或个人关系可能影响本文报告的工作。

致谢

本工作得到了上海碳化硅功率器件工程技术研究中心（19DZ2253400）和工业合作项目（KCH2310169）的支持。