基于通道级并行化防御FPGA卷积层和多头注意力层的侧信道攻击

《ACM Transactions on Design Automation of Electronic Systems》：Defending Side-Channel Attacks in FPGA-based Convolutional Layers and Multi-Head Attention Layers with Channel-Level Parallelization

　　

摘要AI 摘要

要查看此 AI 生成的摘要，您必须具备高级（Premium）访问权限。

了解详情登录

摘要

摘要

侧信道攻击（SCAs）对部署在硬件平台上的神经网络（NNs）构成严重的安全威胁，尤其是在基于云的现场可编程逻辑阵列（FPGA）环境中。本文提出了一种用于矩阵运算的通道级并行结构，以增强神经网络抵御 SCAs 的韧性，其主要目标是卷积神经网络（CNNs）中的卷积层和 Transformer 中的多头注意力层。与作为 FPGA 神经网络加速器并行结构常见基础的核级并行不同，我们的方法通过让单个输入与来自多个 CNN 通道的权重，或与 Transformer 多个头中的多个 Query/Key/Value (Q/K/V) 矩阵相关联，重新组织计算顺序。该策略有效地挫败了针对层权重提取的功耗分析（CPA）攻击。在 PYNQ-Z2 FPGA 上的全面评估表明，相较于最先进的掩码（masking）技术，安全性有显著提升。对于 CNN 卷积层，SCA 成功率平均从 $96.98\mathrm{\%}$ 降至 $7.27\mathrm{\%}$。该架构实现了二选一：低资源开销（相较于最先进掩码方法，资源平均降低 $87.3\mathrm{\%}$）或增强的时序性能（相较于基线，时序平均提升 $51.37\mathrm{\%}$）。类似地，Transformer 多头注意力层的 SCA 成功率平均从 $86.98\mathrm{\%}$ 降至 $7.03\mathrm{\%}$，并实现二选一：资源平均降低 $73.35\mathrm{\%}$ 或时序平均提升 $31.94\mathrm{\%}$。附加分析考察了跨通道的权重分布对精确安全评估的影响。结果证实，所提出的结构能够为安全的神经网络硬件部署提供稳健的 SCA 保护。

AI 摘要

AI 生成摘要（实验性）

本摘要由自动化工具生成，并非由文章作者撰写或审阅。它旨在支持文献发现、帮助读者评估相关性，并协助来自相邻研究领域的读者理解该工作。其目的是补充由作者提供的摘要，后者仍然是本文的主要摘要。完整文章仍然是权威版的正式记录。点击此处了解详情。

点击 此处，就本摘要的准确性、清晰度和实用性发表评论。这样有助于改进及未来重新生成的版本。

要查看此 AI 生成的通俗摘要，您必须具备高级（Premium）访问权限。