一种基于180nm CMOS工艺的0.45V、191.22 dB品质因数Colpitts型LC压控振荡器，采用串联LC谐振腔和自适应体偏置技术，适用于物联网应用

《Microelectronics Journal》：A 0.45-V 191.22-dB FoM Colpitts-based LC-VCO using Series-LC tank and adaptive body biasing in 180-nm CMOS for IoT applications

　　

摘要

本文提出了一种超低压（ULV）、高效率的串联LC（SLC）谐振网络压控振荡器（VCO），采用180纳米CMOS工艺，适用于蓝牙和Zigbee物联网应用。在极低的供电电压（V_DD = 0.45~0.47 V）下工作，该设计突破了传统并联拓扑在相位噪声与电压余量之间的权衡限制。一个无源串联电容耦合网络（C_cpl）在变容二极管两端提供了超过2.2 V峰-峰的内部电压提升，且无需额外的直流电流。有源核心采用对称1:1 Colpitts双栅电流复用开关对，增强了跨导，并将动态功耗损耗降低高达75%。此外，集成的幅度检测器实现了自适应体偏置（ABB），以确保可靠的起振和PVT鲁棒性。后版图仿真显示中心频率为2.428 GHz，调谐范围为3.65%，灵敏度为146.67 MHz/V。在0.45 V供电下，核心功耗为1.38 mW，在1 MHz偏移处实现了?124.9 dBc/Hz的相位噪声，191.22 dBc/Hz的品质因数（FoM）和182.4 dBc/Hz的FoM_T。角点评估证实了在SS和FF工艺条件下均具有稳健的性能。

引言

物联网（IoT）和可穿戴电子设备的迅速普及，加剧了对超低功耗（ULP）无线收发器的需求。由于这些设备通常由能量收集器或小型电池供电，因此最大限度地降低射频（RF）前端的功耗至关重要。压控振荡器（VCO）作为频率综合器的核心组件，通常决定了整个收发器的功耗-噪声权衡。因此，在超低压（ULV）供电下实现高品质因数（FoM）已成为近期射频研究的焦点[[1], [2], [3]]。在低于0.5 V的供电电压下运行LC-VCO面临着重大挑战，特别是在180纳米CMOS等遗留节点中。尽管先进纳米工艺提供了更低的阈值电压（V_th）和更高的截止频率（f_T），但180纳米工艺因其较低的制造成本和高可靠性仍具有商业吸引力。然而，在该遗留节点中，标称V_th占用了大量电压余量，使得维持稳健的振荡变得困难。此外，有限的供电电压限制了谐振槽的信号摆幅，从根本上降低了相位噪声性能，并限制了可实现的品质因数[[4], [5], [6], [7]]。为克服这些障碍，已提出了诸如基于变压器的升压和电流复用拓扑等多种技术。然而，这些方法通常会导致硅面积增加或复杂的偏置要求[[8], [9], [10], [11]]。

本文提出了一种0.45 V的LC-VCO，协同结合了串联LC（SLC）谐振网络与双栅Colpitts架构。SLC技术利用无源谐振放大，将内部振荡摆幅提升至供电轨以上，有效地增强了信噪比（SNR）[12,13]。为确保可靠性，集成了自适应体偏置（ABB）环路以动态调节V_th，保证在工艺-电压-温度（PVT）变化下具有稳健的起振和稳定的电源效率[[14], [15], [16], [17], [18], [19], [20]]。所提出的VCO采用180纳米CMOS工艺实现，功耗为1.38 mW时实现了191.22 dB的峰值品质因数（FoM）。这一性能不仅突破了遗留工艺的传统效率瓶颈，还能与先进纳米节点中的最先进设计相媲美。本文其余部分组织如下。第二节提供了SLC增强的Colpitts架构和谐振槽的理论分析。第三节介绍了所提出的ABB Colpitts核心的小信号分析和起振条件。第四节使用脉冲响应模型详细阐述了相位噪声分析。第五节呈现了后版图仿真结果，第六节为结论。

章节摘要

所提出的VCO架构与谐振槽

采用电流源偏置的传统并联LC（PLC）VCO的原理图如图1(a)所示。该拓扑由标准的并联LC谐振槽、交叉耦合开关对（M_sw,n）和尾部电流源（M_cs）组成，以调节偏置电流。虽然尾部晶体管（M_cs）提供了高共模抑制和稳定的电流调节，但它引入了显著的电压余量劣势。在超低压供电（V_DD = 0.45 V）下，M上的电压降

小信号分析与起振条件

为了分析所提出的ABB Colpitts VCO的起振条件和核心工作原理，我们推导了从图4中输出节点（v_o）看入的等效输入阻抗（Z_in）。为清晰评估有源核心的反馈机制，次级无源谐振槽（L₂、R_p2）和通道输出电阻（r_ds,u、r_ds,b）暂时省略。总输入阻抗Z_in(s) = v₀/i_o。在高频工作条件下，当ω(C₁+C₂) ? g_m,eff时，沿该阻抗

基于脉冲响应模型的相位噪声分析

为了使用Hajimiri和Lee的脉冲响应模型推导相位噪声性能，分析了注入到谐振槽节点中的噪声电流脉冲i_n(t)所引起的相移[21]。脉冲灵敏度函数（ISF），表示为Γ(ω₀t)，是一个无量纲的时变周期函数，用于量化振荡器在任意时刻对脉冲注入的相位功能灵敏度。注入到具有总电容C的节点的理想电流脉冲q(t) = Δqδ(t-t₀)

所提出的VCO后版图性能

所提出的ABB SLC VCO的完整芯片版图采用标准180纳米CMOS工艺制造，如图10所示。包括集成的直流、射频和调谐PAD，占用的总芯片面积精确为1350 × 787 μm²（1.062 mm²）。

为抑制二次谐波产生并保持差分信号路径（V_d+、V_d?）的严格相位平衡，整个芯片版图采用严格的双侧对称布局。双栅Colpitts有源核心和闭环ABB

结论

本文成功演示了一种专为能量受限射频应用设计的超低压、高可靠性SLC压控振荡器（VCO）。在标准180纳米CMOS工艺节点中制造并通过后版图提取验证，所提出的设计突破了传统低压并联LC谐振槽的性能瓶颈。通过串联阻抗变换网络将调谐核心与有源器件解耦，实现了无源的

利益冲突声明

作者声明不存在可能影响本论文报告工作的已知竞争性经济利益或个人关系。

Nam-Jin Oh

韩国国立交通大学电子工程系，韩国忠州