面向低面积宽带连续时间流水线模数转换器的混合延时对齐技术

《IEEE Transactions on Circuits and Systems I: Regular Papers》：Hybrid Delay Alignment Techniques for Low-Area Wideband Continuous-Time Pipelined ADCs

　　**摘要：**本文介绍了一种采用两种混合延迟对齐技术的连续时间流水线（CTP）模数转换器（ADC）：全通滤波器（APF）+高通滤波器（HPF）以及全通滤波器+有限脉冲响应（FIR）滤波器的混合延迟对齐技术。APF+HPF混合延迟对齐技术在不增加整体面积或噪声开销的情况下，显著抑制了信号泄漏。APF+FIR混合延迟对齐技术增强了延迟对齐对工艺变化的鲁棒性，降低了后续CTP级中对延迟网络校准的要求。本文详细讨论了这两种技术的关键要点。原型ADC采用28纳米CMOS工艺流片。该ADC在4 GS/s fs采样率下，在450 MHz带宽内实现了71.8 dB的峰值SNDR。该ADC的核心面积仅为0.16 mm2，是所有SNDR超过70 dB的CTP ADC中报告的最小面积。它还实现了163.2 dB的具有竞争力的Schreier品质因数（FoMS），在带宽超过200 MHz的连续时间ADC中排名最高。**I. 引言**现代无线通信应用要求ADC具有数百兆赫兹的数字化带宽和高的动态范围（DR）。流水线ADC [1]、[2]、[3]、[4]、[5]是主流选择，因为它们具有高单通道采样率、近奈奎斯特工作以及中高分辨率。然而，传统的离散时间（DT）流水线ADC在系统级集成中面临两大主要挑战：（1）实现高动态范围所需的大采样电容（>10 pF）需要一个功耗巨大的输入缓冲器，其功耗甚至超过ADC核心；（2）近奈奎斯特工作所需的陡峭滚降抗混叠滤波器会增加系统复杂度和实现开销。