通过整合背栅调制技术，实现对埋藏空洞结构的绝缘体上硅（SOI）MOSFET的总体电离剂量硬化效应

《IEEE Transactions on Neural Networks and Learning Systems》：Total Ionizing Dose Hardening of Embedded Void Silicon-on-Insulator MOSFET by Integrating Back-Gate Modulation

　　

摘要：

由于硅在绝缘体（SOI）技术对单事件效应（SEEs）具有固有的抵抗力，因此该技术被广泛用于抗辐射集成电路。然而，在电离辐射下，氧化物层中的电荷积累会引发总电离剂量（TID）效应，导致阈值电压漂移和漏电流增加。为从根本上解决这一问题，本研究提出并制造了一种新型的嵌入式空洞硅在绝缘体（VESOI）平面MOSFET。通过将沟道下方的埋层氧化物（BOX）局部替换为真空空洞，显著减少了对TID敏感的体积。这种结构创新结合H栅极布局和有源背栅极调制，使得器件具有出色的抗辐射性能。该器件在辐照前的亚阈值摆幅（SS）为62.5 mV/dec。经过4 Mrad(Si)的辐照后，SS的变化仍保持在1.5 mV/dec以下，开关特性表现出优异的稳定性。背栅极电压有效地补偿了辐射引起的电压漂移。本文提出的结构优化和电气补偿的协同设计为实现具备优良开关性能的强抗辐射SOI器件提供了一种有前景的方法。

引言

由于硅在绝缘体（SOI）技术对单事件效应（SEE）具有天然的免疫力，它已成为航空航天、核能与高能物理应用中抗辐射集成电路发展的基石[1],[2],[3],[4],[5]。SOI器件中的埋层氧化物（BOX）提供了完整的介电隔离，有效消除了闩锁现象，并显著减少了电荷积累体积，相比体硅技术有明显优势[6],[7]。然而，这种隔离氧化物也引入了一个关键弱点：在电离辐射作用下，绝缘层中的电荷逐渐积累，导致总电离剂量（TID）效应[8],[9],[10]。当高能光子或粒子穿透器件时，会在氧化物层中产生电子-空穴对[11]。虽然电子由于其高的迁移率而迅速逸出，但空穴会滞留或形成界面态，从而导致大量正电荷的积累[12],[13]。这种积累的电荷会通过电压阈值漂移、漏电流增加和开关速度降低逐渐降低器件性能，最终影响电路在辐射环境下的功能和可靠性[13],[14],[15],[16]。