基于量子点胞质自动机的紧凑型数据锁存电路设计与验证

《Scientific Reports》：An optimized majority-feedback QCA D-latch and SET/RESET-enabled SRAM cell for compact, low-latency nanoelectronic memory design

　　

摘要

量子点胞质自动机（QCA）有望在互补金属氧化物半导体（CMOS）技术达到物理极限时，取代半导体技术的缩放方式，其优势在于开关速度更快、占用面积更小、功耗更低。本研究提出了一种紧凑的QCA数据锁存电路的设计与功能验证方案，以及一种适用于静态随机存取存储器（SRAM）操作的存储单元。这些电路均在QCA设计器（QCAD）2.0.3软件中进行设计、实现与仿真。本文的主要贡献是一种单层14单元的D锁存器，其面积仅0.007 μm²，相较于文献中报道的类似设计，在布局面积、延迟及QCA成本方面均有显著降低。此外，本文还提出了一种15单元的变体电路，该电路集成了置位（SET）与复位（RESET）控制功能，适用于SRAM类应用，其峰值能耗相较于14单元基准设计降低了约22%。研究表明，所提出的电路具有紧凑、低延迟的特点，适用于下一代纳米电子存储器及各类逻辑电路设计应用，同时实现了更低的功耗。所提出电路的功耗与极化分布图均使用QCAPro软件进行实现。