SpikeEdge：一种采用基于边缘的数据编码的残差脉冲神经网络架构，以实现高效硬件设计

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》：SpikeEdge: A Residual Spiking Neural Network Architecture With Edge-Based Data Encoding for Efficient Hardware Design

　　摘要：深度脉冲神经网络（SNN）在当今神经计算领域备受关注，主要归功于其卓越的能效以及在执行复杂计算任务方面的能力。本文提出了一种具有四层残差连接结构的残差SNN（RSNN）架构的硬件实现方案。我们提出了一种新颖的基于边缘的数据编码方案以提升RSNN的效率。与传统的编码方案、速率编码、延迟编码和增量编码相比，该编码方案在配备80 GB内存的Nvidia A100 GPU上，显著加快了MNIST、Fashion-MNIST（FMNIST）和KMNIST数据集上的训练和推理过程，速度分别提升了5.2倍和3.1倍。此外，它大幅减少了内存占用和能耗，分别降低了约37倍和约4.3倍。此外，本文还提出了基于AMD VCK190现场可编程门阵列（FPGA）的两种不同的RSNN硬件实现方案：顺序RSNN（SRSNN）和顺序-并行RSNN（SPRSNN）。在FPGA上，SRSNN所使用的硬件资源比SPRSNN少约3倍。相比之下，SPRSNN的延迟和功耗分别比SRSNN低10.6倍和2倍。所提出的基于FPGA的实现方案在MNIST、FMNIST和KMNIST数据集上的准确率分别为98%、89%和95%，同时将功耗降低了3.2倍。与具有可比延迟的当代SNN架构相比，它们的资源效率至少高出3倍。I. 引言神经网络在高效解决广泛的人类相关领域中各种复杂任务方面展现了卓越潜力。应用复杂性和规模的不断增长要求更强大的神经网络架构，以在面积、功耗和延迟方面实现高准确率与优化性能。人工神经网络（ANN）、卷积神经网络（CNN）和深度神经网络（DNN）是常用的架构，已成功证明其在实时场景中的能力。然而，这些网络所伴随的大量能耗为实际部署带来了重大挑战，尤其是在部署高度复杂的神经网络模型时[1]。