面向3D堆叠高带宽内存制造的堆叠因子集成生产规划：一种优化方法

《Frontiers in Materials》：Stacking-factor-integrated production planning for 3D-Stacked high-bandwidth memory manufacturing: an optimization approach

　　

随着AI驱动计算的加速发展，通过3D DRAM堆叠和硅通孔（TSV）技术制造的高带宽内存（HBM）需求激增，然而现有生产规划模型因将多层堆叠转换视为线性关系，存在高估封装级产能的风险。研究人员开发了一种显式纳入堆叠因子（Sj）的混合整数优化框架，涵盖4层、8层、12层和16层HBM结构，并优化了周转时间（TAT）逻辑以在延长交付周期下保持物理流动一致性。通过CPLEX求解的6个月、三条产线、十四种配置的案例研究表明，基线模型在规划期内产出554,163颗芯片，同时准确地将晶圆级产出转化为封装级需求满足；需求稳定化扩展模型在模拟需求波动条件下显著减少了高产量配置相对于低产量配置的生产扰动。这些结果表明，显式建模商业堆叠约束可防止晶圆到封装转换阶段的产能高估，并为高性能多层半导体制造提供更可靠的生产规划支持。

面向3D堆叠高带宽内存制造的堆叠因子集成生产规划：一项优化研究解读

一、研究背景与问题

随着第四次工业革命的推进，人工智能（AI）技术正成为未来增长的关键驱动力。ChatGPT的兴起以及交互式AI服务器的需求增长，推动了对GPU（图形处理单元）等高性能芯片的需求。GPU芯片是为AI数据训练设计的高性能半导体，并配备HBM（高带宽内存）——一种针对大数据量处理优化的高速存储技术。HBM通过将DRAM半导体芯片以3D结构堆叠，并采用TSV（硅通孔）技术大幅提升数据处理速度和传输速率，从而实现效率与集成度的最大化。然而，HBM芯片虽然性能优越，但其生产成本更高、制造工艺更复杂、集成电路密度显著更高，制造成本约为传统DRAM的三倍以上。

半导体生产通常以解耦点为界划分为前段和后段。前段主要包括晶圆制造（fab）工序，晶圆经过光刻（photo）等200至300道工序，涉及数百台设备，耗时30至60天，随后在EDS（晶圆电性测试）工序中被切割为芯片级晶粒；后段则涉及芯片级物流，包括芯片封装、测试及缺陷检测等环节。在封装阶段，需要稳健的维护和生产管理策略来支持高性能半导体堆叠结构所需的多层产品。

现有研究存在一个关键缺口：半导体生产规划研究（如Kim等2007年、Habla等2007年、Oberegger等2019年、Deenen等2020年、Ghasemi等2020年）未纳入3D堆叠HBM生产特有的物理堆叠因子约束；而当代聚焦HBM的研究（如Song和Yoon 2025年、Sharda 2025年、Lee等2025年）虽涉及热管理和结构约束，却未将其嵌入宏观生产规划。这一缺口的直接实践影响在于：若不显式建模堆叠因子（S_j）转换，生产规划模型将系统性高估封装级产能，导致高密度堆叠设施中的资源错配和能源浪费。

二、研究内容与核心贡献

该研究开发了一个混合整数线性规划（MILP）优化框架，用于高性能半导体（特别是HBM）的生产规划。模型综合考虑了WIP（在制品）状态、晶圆可用量、各产线专用设备产能以及跨产品共享设施可用性等因素，目标是在满足客户需求的同时最小化过量生产。研究提出了三个优化模型，分别基于不同的生产策略和决策变量约束。

该研究的具体贡献包括：（1）将离散堆叠因子转换（S_j ∈ {4, 8, 12, 16}）显式嵌入宏观多周期生产规划MILP中，而非像以往半导体生产规划研究那样将晶圆到封装的转换视为线性关系；（2）引入基于天花板函数的周转时间（TAT）机制，在交付周期超过单个规划周期时保持物理流动一致性；（3）在单一模型中联合集成前段晶圆制造与后段3D堆叠产能约束，而以往研究通常分别处理这些阶段；（4）提供三种互补的目标函数形式——需求最大化、扰动最小化和缺货计数最小化，使制造商能够根据不同的运营优先级选择生产策略。

三、关键技术方法

研究采用混合整数线性规划（MILP）建模方法，通过CPLEX求解器求解。模型核心约束包括：基于天花板函数的TAT逻辑（?TAT_il/Days_t?）确保物理流动一致性；堆叠因子转换公式（pkg_jt = Σ(ND_i/S_j)·A_iljt·x_iljt）防止多层结构中产能高估；以及三类产能约束（通用封装产能、S_j ≥ 8的高级堆叠专用设施产能、共享设备产能）。案例研究采用6个月规划期、三条生产线和十四种生产配置（4种晶圆组与产品代码组合），需求数据为随机生成。

四、研究结果

4.1 基线模型结果

基线模型在6个月规划期内共产出554,163颗芯片，并准确地将晶圆级产出转化为封装级需求满足。按晶圆组聚合的结果显示：晶圆4组代码主导产出（占总产出77.2%），但其相对扰动最低（占4.2%）；晶圆2组代码虽仅贡献20.9%的产出，却占总生产扰动的70.7%；晶圆1组和晶圆3组分别贡献1.2%和0.7%的产出，分别占8.0%和17.1%的扰动。总生产扰动为31,245单位。

4.2 扩展模型1（需求稳定化）结果

需求稳定化扩展模型在模拟需求波动条件下，显著减少了高产量配置相对于低产量配置的生产扰动。该模型通过最小化生产量相对上月确认量的增减偏差，实现了生产流动的稳定化，减少了设备突增和突降事件的频率。

4.3 扩展模型2（优先级公平性）结果

基于优先级权重的扩展模型在需求满足、生产稳定性与产品代码间优先级公平性之间建立了权衡关系。优先级权重（Priority_j）被纳入目标函数，使高优先级产品（如16层堆叠的代码3-3和8层堆叠的代码4-1，优先级为1）在产能分配中获得优先保障。

五、讨论与结论

研究表明，显式建模商业堆叠约束可防止晶圆到封装转换阶段的产能高估，从而支持更可靠的高性能多层半导体制造生产规划。该框架允许制造商根据运营优先级选择不同生产策略：需求最大化策略适用于追求产出最大化的场景，扰动最小化策略适用于需要稳定生产流动的场景，而优先级公平性策略适用于需要保障关键产品供应的场景。

研究结论指出，将堆叠因子约束嵌入生产规划模型是防止产能高估的关键，这一方法为高性能多层半导体制造提供了更可靠的生产规划支持。未来研究方向包括：将稳健优化或随机规划方法纳入框架以应对参数不确定性；随着问题规模增长（如更多晶圆类型、产线或规划周期），可采用精确CPLEX公式与元启发式或学习型方法的混合策略以提高计算可解性；以及正式量化生产稳定性相关的能源或排放影响。