POSIT-FMA-CNN：面向 RISC-V 边缘处理器高效 CNN 加速的自定义指令设计与评估

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》：POSIT-FMA-CNN: Design and Evaluation of Custom Instruction for Efficient CNN Acceleration on RISC-V Edge Processors

　　摘要：边缘平台上的卷积神经网络（CNN）对轻量级和高性能硬件提出了需求。本文提出了基于 Posit 的融合乘累加单元 POSIT-FMA-CONV，这是一套采用 Posit (8, 0) 数制系统的自定义 RISC-V 指令集。所提出的架构通过将卷积、通道累加、偏置加法、非线性激活（ReLU 和 Sigmoid）以及最大池化融合到统一流水线中，支持标准卷积、逐点卷积和深度可分离卷积。该架构由紧凑的 Posit FMA 单元、高效的提取-打包模块以及免归一化累加来支撑。指令存储器被复用于数据加载，实现了几乎无开销的并行加载、计算和存储操作。滑动窗口数据复用和紧密耦合的指令进一步降低了硬件成本并提升了效率。该加速器在 RI5CY 核心上用 65nm CMOS 工艺实现，达到了 9.578 GOPS 的性能，相比基线 RI5CY 实现了 225 倍的加速。对于 28 × 28 的输入和 3 × 3 的卷积核，该设计在能效方面达到了 244.073 GOPS/W，在面积效率方面达到了 68.324 GOPS/mm2。利用 LeNet、VGG16、ResNet50 和 MobileNetV2 验证了所提出的 Posit (8, 0) 表示方法，结果表明推理精度下降有限。所提出的架构以极小的硬件开销实现了高计算效率，使得可编程的 RISC-V 边缘处理器能够实现高效的 ASIC 级别 CNN 推理。