一种2.4 GS/s、7.5 MHz带宽、95.4 dB动态范围的CT（连续时间）算法，采用4倍时间交织的二阶DSM（数字Subspace Mapping）技术，可实现0 dBFS（全采样滤波器状态）显著降低 Mehr-Seitig-Ausbreitung（多侧扩散）干扰，同时对ELD（Early Loss Detection，早期损耗检测）具有高抗干扰能力

《IEEE Journal of Solid-State Circuits》：A 2.4-GS/s 7.5-MHz-BW 95.4-dB-DR CT 4× Time-Interleaved Second-Order DSM Achieving 0-dBFS-MSA With High Tolerance to ELD

　　

摘要：

本文介绍了一种连续时间（CT）四通道的时间交织（TI）δ-σ调制器（DSM）。该调制器基于一个CT二阶前馈环路滤波器（LF），通过数字外推技术构建了一种等效的TI CT DSM。这种TI DSM仅需要两个有源积分器和三个量化器（QTZ），即可实现整个调制器功能。值得注意的是，TI实现方式允许DSM的模拟环路采用较低的采样率。此外，由于利用了数字外推技术，模拟环路被设计为仅作为一阶系统运行，而完整的二阶噪声传递函数（NTF）则在数字后端合成。一阶模拟环路对过大的环路延迟（ELD）具有很强的鲁棒性——这是CT实现中固有的问题。因此，这种TI CT DSM无需任何补偿即可保持对ELD的高抗性，从而大大简化了整个系统的设计。该原型采用65纳米CMOS工艺制造，工作频率为600 MHz，采样率相当于2.4 GS/s。在启用片上DAC校准的情况下，其在7.5 MHz带宽内可实现95.4 dB的动态范围（DR）和87.5 dB的信噪比（SNDR），输入信号为满量程的2.2 MHz信号。在1.2/1.8 V电源电压下，功耗为21.92 mW，具有出色的性价比（FoM）为180.7 dB。