氧化固相外延（SPE）生长超薄SiGe/Si(111)变质缓冲层中的自发纳米图案化与应变弛豫：面向Si上III-V异质外延

《Advanced Materials Interfaces》：Spontaneous Nanopatterning and Strain Relaxation in SiGe Layers Grown by Oxidative Solid-Phase Epitaxy

　　

III-V族材料在Si上的晶圆级单片集成将推动面向数据、计算及其他应用的新一代光电子硬件。然而，III-V族在Si上的异质外延需要克服材料间较大的晶格和热失配，并降低穿透位错密度。在本工作中，研究人员探索了对Ge⁺注入Si(111)进行氧化固相外延（oxidative solid-phase epitaxy, SPE），以形成用于Si上异质外延的超薄应变弛豫SiGe变质缓冲层。研究表明，SPE过程导致样品表面Ge浓度变化呈纳米图案化，并可通过扫描电子显微镜（scanning electron microscopy, SEM）和透射电子显微镜（transmission electron microscopy, TEM）观察到。该浓度图案化源于SiGe/Si界面处的六方Shockley分位错（Shockley partial dislocations）网络。分析SEM观察到的图案间距被证明是一种简便、非破坏性获得SiGe层局域应变状态的方法。这项工作对于设计用于硅平台上III-V族光电子异质外延的超薄SiGe变质缓冲层具有重要意义。

1 Introduction

III-V族材料与Si平台的集成，有望将高效、高速的III-V族光电子器件与用于电子和光子集成电路的Si平台结合。然而，实现III-V族在Si上的晶圆级外延生长，需要克服晶格参数、极性和热失配等问题；若不能缓解，这些问题会导致高穿透位错密度和其他缺陷，降低器件性能。一种解决方案是在Si与III-V族之间引入位错过滤变质缓冲层（metamorphic buffer layers）。Ge是常用缓冲材料，因为其与GaAs的失配仅为0.08%；SiGe也是常用缓冲层材料，因为它提供可调晶格常数。SiGe缓冲层已被用于GaAs、InP和GaP等材料的异质外延。位错过滤缓冲层通常生长数微米厚，以降低后续III-V族层中的穿透位错密度；但厚缓冲层会因热膨胀失配带来缺点，并对组件间的光耦合构成挑战。

大多数SiGe/Si生长研究在Si(100)上进行，而Si(111)取向已被证明表现出有趣的位错形成机制，可能有利于III-V族集成。具体而言，在Si(111)上生长SiGe时，使用Sb表面活性剂可诱导二维层状生长，而非通常的岛状形成。在这些层中，Shockley分位错成对形成，并自湮灭其自身的穿透缺陷；结果是SiGe外延层含有极少穿透缺陷，并通过界面失配位错高效弛豫应变。另一种在Si上创建薄SiGe层的方法包括：先通过Ge⁺离子注入或SiGe沉积形成SiGe层，随后进行氧化，在Si与氧化物之间的界面沉淀/凝聚出结晶富Ge的SiGe层。该工艺最近被用于在Si(111)上创建单晶亚20 nm厚SiGe缓冲层，并在其上展示了GaAs外延生长。这构成了一种无需厚位错过滤缓冲层的III-V族在Si上异质外延新方法。然而，这些固相外延生长的超薄SiGe层中应变弛豫位错和应变状态的细节仍未被探索。

在本工作中，研究人员考察了由不同Ge浓度注入的Si(111)晶片经氧化固相外延（SPE）形成的SiGe/Si(111)异质结构的微结构和组成。研究发现，SiGe/Si界面包含一个沿三重对称方向延伸的六方应变弛豫位错网络。该周期性位错阵列导致SiGe组成的纳米尺度图案化，并通过SEM和平面视图TEM进行分析。SEM图案提供了一种简单、非破坏性确定SiGe层局域应变状态的方法。最后，对SEM中观察到的组成起伏周期性用图案识别算法分析，得到SiGe薄膜的局域应变状态。这些结果为Si(111)上超薄SiGe变质层的应变和组成提供了重要信息，是进一步发展该平台用于III-V-on-Si集成所需的。该研究对设计用于硅平台上III-V族光电子异质外延的超薄SiGe变质缓冲层具有重要意义。

关键技术方法

研究使用四片SiGe/Si(111)样品（A–D），来源为Si(111)晶片经Ge⁺离子注入。A、B、C注入剂量分别为1.5、2.25、3.0×10¹⁶ cm^?2，能量30 keV；D为3.0×10¹⁶ cm^?2，能量33 keV。随后进行湿氧化，O₂通过95°C去离子水；A–C在900°C氧化30 min，D在850°C氧化60 min，之后去除氧化层。样品B与前期展示GaAs外延生长的SiGe/Si(111)衬底相同。表征方法包括俄歇电子能谱（Auger electron spectroscopy, AES）深度剖面、SEM、原子力显微镜（atomic force microscopy, AFM）、平面视图TEM、高角环形暗场扫描透射电子显微镜（high-angle annular dark field scanning transmission electron microscopy, HAADF-STEM）、STEM能量色散X射线光谱（STEM energy-dispersive X-ray spectroscopy, STEM-EDS）、聚焦离子束（focused ion beam, FIB）制样以及图案识别算法。

2 Results and Discussion

通过AES深度剖面分析样品A–C的Si和Ge浓度分布。深度为零对应SiGe层顶部；所有样品在SiGe层顶部1 nm内出现Ge浓度最大值，随后随深度增加逐渐降至零。随着Ge⁺离子剂量从1.50增至2.25再至3.00×10¹⁶ cm^?2，峰值Ge浓度从36%增至55%再至63%。较高Ge⁺剂量的样品具有更厚SiGe层；以Ge浓度低于10%作为SiGe层终止判据，样品A、B、C厚度估计分别为5.0、7.2和9.3 nm。表面额外O和C信号分别被归因于表面自然氧化层和污染。平面视图SEM显示样品A–C表面存在由亮线包围暗区的六方对比图案。AFM形貌图未显示与该图案相似的高度变化，表明SEM对比并非源于形貌。随着Ge注入剂量增加，图案间距减小且更均匀。该六方图案与SiGe在Si(111)上的位错模型一致，即沿三重对称方向延伸的六方位错网络。样品B图案间距约为15 nm，与前期报道一致：在某一投影方向下，Si-rich穹顶图案边缘位错间距为7.7±0.5 nm；在另一投影下，六方密排穹顶会以两倍周期性彼此重叠。

为进一步探索SEM特征来源，对Ge⁺注入剂量3.00×10¹⁶ cm^?2的额外样品D进行平面视图TEM。SEM显示类似六方亮暗图案，估计间距15±1 nm。HAADF-STEM图像显示暗对比斑点图案，间距15.1±0.5 nm，并沿特定方向排列。由于HAADF-STEM中图案尺寸和取向与SEM特征匹配，研究人员认为它们对应同一纳米结构。STEM-EDS的Ge浓度图表明，HAADF和SEM显微图中的亮区对应局部较高Ge浓度。该图案的对称性和线性表明，周期性组成变化与SiGe/Si(111)界面位错网络相关；这与研究人员近期工作一致，即SiGe/Si界面缺陷促进氧化过程中Ge的增强扩散。暗场离轴TEM显微图显示主要对比为Moiré条纹，暗示SiGe层中应变弛豫。条纹间距为7.4±0.4 nm，对应SiGe与Si层之间面内晶格间距差为2.6%±0.2%。该差异足以完全弛豫含62%±3% Ge的SiGe薄膜。该样品的AES深度剖面显示峰值Ge浓度为87%，表明基于Moiré条纹间距，该薄膜至少71%弛豫。研究人员讨论了导致观测Moiré图案和六方组成纳米图案化的位错网络。LeGoues等曾研究SiGe/Si(111)异质结构中的应变弛豫和位错网络；使用Sb表面活性剂时，Shockley分位错在薄膜表面形核，滑移至界面，半环由穿透位错约束。第二个Shockley分位错倾向在表面与第一个穿透位错相交处形核，并沿同一平面滑移至界面，湮灭第一个穿透位错。结果是SiGe薄膜在界面处具有理论无穿透位错的位错网络。界面位错线沿三重对称方向，成对出现，包括一个30°和一个90°分位错，具有相应Burgers矢量；每对分位错等效于一个完整60°位错。LeGoues的研究给出了与上述Moiré条纹类似的明场TEM图像，且本研究中形成的位错方向与SEM和HAADF-STEM图案取向匹配，表明观察到的显微图图案由相同位错造成。

研究人员进一步定量比较观察图案与提出的位错模型。应变弛豫位错间距与薄膜和衬底之间的面内应变弛豫直接相关：弛豫越大，位错排列越密。假设应变通过上述分位错对弛豫，可由Moiré图案推得2.6%±0.2%失配对应的位错对间距。通过等效完整位错简化计算，在某一方向上，三种完整位错各一个造成净畸变0.665 nm；除以2.6%±0.2%面内晶格失配，预测完整位错间距为25.6±0.9 nm，进而预测分位错间距为12.9±0.5 nm。将LeGoues提出的位错阵列叠加到HAADF-STEM图像上，匹配得到分位错间距13.1±0.4 nm，与预测值一致。该定量一致性提供了有力证据：HAADF和SEM中观察到的图案对应提出的界面位错网络。与EDS图比较，位错线对应局部高Ge浓度区域；同区域Si的EDS图确认这些高Ge线包含富Si区域。这种位错驱动的组成纳米结构化与研究人员近期报道一致，即SiGe氧化过程中缺陷介导扩散驱动SiGe/Si(111)体系界面组成起伏；Si和Ge扩散在位错附近增强，使SiGe凝聚层在氧化SPE期间于位错附近更深地渗入衬底。

上述讨论表明，SEM/TEM中观察到的六方图案是SiGe/Si界面应变弛豫分位错图案引起组成纳米结构化的结果。因此，SEM中观察到的图案提供了估计SiGe薄膜局域面内晶格参数的机会，提供了一种使用快速、非破坏性表征方法映射样品局域应变状态（面内晶格常数）的简单方法。此类应变信息对后续异质外延尤其有用，因为面内晶格间距知识至关重要。在(111)表面存在三重对称，因此预期三个方向上的应变弛豫等效，这与TEM显示六方密排图案在所有方向上均匀间隔一致。为量化薄膜弛豫，研究人员开发了基于图像的图案识别算法，以表征SEM中看到的六方图案并估计薄膜性质。算法输出包括检测暗区（对应富Si口袋）和最近邻距离；由直方图获得样品A–D的分位错间距。随着Ge⁺剂量增加，位错间距和分布半高全宽均减小；较小位错间距是由于较高Ge浓度样品具有更大SiGe–Si晶格失配，导致更高位错形成和应变弛豫；半高全宽变窄表明较高Ge⁺剂量下位错网络均匀性更高。由算法输出的平均位错间距推得样品A–D相对Si的面内晶格畸变。对样品D，计算得到晶格畸变2.6%±0.4%，与TEM Moiré条纹推得的晶格畸变非常匹配。虽然算法未能在整个SEM图像区域检测到图案，但样品D中TEM与SEM数据在应变弛豫上的一致提供了有力证据，表明不存在显著差异；这与六方图案均匀且延伸至TEM样品整个成像区域一致，尽管该样品中图案仅在53%的SEM图像中可见。对样品A、B、C，图案分别在整个图像的50%、74%和63%中被检测到。除氧化SPE生长的薄SiGe薄膜外，研究人员预期这种基于SEM的应变分析也可应用于其他表现出类似位错诱导组成纳米图案化的薄变质层；但观察位错图案所需精确成像条件和薄膜性质尚未探索。面内晶格畸变随Ge⁺剂量增加而增加：样品A–C的畸变分别从1.9%±0.4%增至2.4%±0.5%再至2.5%±0.5%。相比之下，Si上完全弛豫的纯Ge层具有4.2%畸变。因此，各样品中的晶格畸变量分别等效于完全弛豫的SiGe薄膜，其Ge浓度对样品A–C分别为45%±9%、57%±12%和60%±12%。AES剖面中的峰值Ge浓度分别为36%、55%和63%，表明在峰值Ge浓度区域，SiGe层可能具有80%至100%的应变弛豫，而较低Ge区域将经历更大的相对晶格畸变。这种对SiGe层局域晶格畸变的洞见对后续III-V族异质外延生长极具价值。GaAs外延的理想缓冲层应具有100% Ge，以最小化与GaAs的晶格失配。由于本研究中的层Ge浓度显著较低，若要将这些薄膜用于GaAs异质外延，需要进一步工作提高Ge浓度。研究人员预期在当前结构上生长GaAs仍会在GaAs层中产生应变诱导位错；不过当前结构可用于晶格匹配的Ga(As,P)薄膜生长。氧化SPE工艺的重要参数是氧化温度，较高温度导致更厚且Ge浓度更低的层，原因是Si-Ge互混增强。样品D的氧化温度比其他样品低50°C，研究人员认为这一较低氧化温度是样品D比具有相同注入剂量的样品C具有更高峰值Ge浓度且更薄的原因。

讨论部分总结：该研究揭示，氧化SPE形成的SiGe(111)变质层可通过界面六方Shockley分位错网络实现高效应变弛豫，并在约10 nm厚、含Ge高达87%的层中产生Ge组成的六方纳米图案化。组成纳米图案化源于SPE过程中与SiGe/Si界面位错网络相关的缺陷增强Si和Ge扩散。SEM观察图案可非破坏性表征SiGe层局域应变态，且经TEM数据验证。研究也指出，本研究未探索缓冲层适用性所需的低穿透位错密度和最小反相畴等要求；未来研究应量化氧化SPE SiGe层的这些性质，并详细研究这些平台上的III-V族异质外延。尽管如此，这些层的高效应变弛豫以及通过SEM表征应变和应变均匀性的能力，使氧化SPE成为潜在后续GaAs异质外延的有前景方法，可为Si上单片III-V族集成提供新途径。

3 Conclusions

研究人员已探索了由氧化SPE形成的SiGe(111)变质层中高效应变弛豫过程。约10 nm厚且含Ge高达87%的SiGe层表现出Ge组成的六方纳米图案化。样品上的组成纳米图案化由SPE过程中与SiGe/Si界面六方位错网络相关的缺陷增强Si和Ge扩散引起。通过分析SEM观察到的图案，展示了一种在纳米尺度表征SiGe层局域应变状态的非破坏性方法，并由TEM数据验证。应当注意，本研究未探索决定缓冲层适用性的某些要求，例如低穿透位错密度和最小反相畴。未来研究应尝试量化氧化SPE SiGe层的这些性质，以进一步评估其用于III-V族集成的有效性。还需要详细研究这些平台上的III-V族异质外延。尽管如此，这些层的高效应变弛豫，以及通过SEM表征应变和应变均匀性的能力，使氧化SPE成为潜在后续GaAs异质外延的有前景方法，这将为Si上单片III-V族集成提供一种新途径。