摘要
在资源受限的边缘AI硬件上部署深度神经网络（DNNs）时，能效是一个重大挑战。传统的量化策略通常在执行过程中依赖固定的位宽，导致能耗、延迟和网络精度之间形成僵化的权衡关系。为解决这一问题，我们提出了一种硬件辅助的动态量化控制框架，采用硬件/软件协同设计方法，能够在16位到2位的宽范围内实现动态精度缩放。通过在FPGA硬件层面实现轻量级入口FIFO缓冲区，系统能够实时观测输入流的拥塞情况，并自主在运行时编排精度控制信号，从而缓解模拟缓冲区积压并抑制突发流量场景下的丢帧现象。集成了一种具有滞后阻尼的硬件有限状态机（FSM）控制器，以确保在无需主机CPU干预的情况下实现运行稳定性。基于PyTorch的联合仿真以及基于德国交通标志识别基准（GTSRB）在AMD Xilinx Zynq-7000 FPGA（Digilent ZedBoard）上的物理硬件综合实验表明，所提出的框架在五次独立评估运行中达到了94.35% ± 0.05%的Top-1准确率，与16位基线相差在0.02个百分点以内，同时动态缓解了队列压力。此外，专用控制平面逻辑资源占用极低，仅使用不到0.01%的FPGA逻辑资源（三个查找表和一个小触发器）以及7.0 mW的独立动态功耗（在集成SoC中核心逻辑预计低于1.0 mW），为自适应边缘推理提供了一种自主、低开销的监督控制机制。
