双时间尺度3D垂直突触柱：1T-DRAM与SONOS的单片垂直集成用于高级神经形态计算

《Advanced Intelligent Systems》：Dual-Timescale 3D Synaptic Pillars: Monolithic Integration of Volatile and Nonvolatile Functions for Advanced Neuromorphic Computing

　　

对神经形态计算（neuromorphic computing）的快速增长需求推动了研究从软件算法向硬件实现的广泛转变。在三端突触器件候选者中，1T-DRAM（单晶体管动态随机存取存储器）具有高速操作但保持特性较差，而SONOS（silicon–oxide–nitride–oxide–silicon）存储器提供长保持时间但需要高功率。为解决这些限制，本研究提出一种采用n–p–n–p–n堆叠沟道结构的三维垂直集成突触器件（3D vertically integrated synaptic device），其将易失与非易失功能（volatile and nonvolatile functionalities）集成到单一单元中，实现4F²的超密集占位面积。通过采用三维垂直架构，所提出器件相比传统平面结构表现出更优的集成效率。此外，这种混合结构的独特性能优势在延长保持时间（holding time）下尤为显著，其中将稳定权重（stabilized weights）从易失层转移至非易失SONOS层可消除持续刷新功耗开销（continuous refresh power overhead）。为优化权重调制（weight modulation），引入自适应动态脉冲方案（adaptive dynamic pulse scheme），以在32个训练步（training steps）中确保高状态线性度与对称性（high state linearity and symmetry）。NeuroSim V3.0仿真成功验证了其学习能力，展示出约87%的高MNIST分类准确率。因此，所提出的三维垂直突触器件（3D vertical synaptic device）是下一代基于硬件的神经形态计算系统（hardware-based neuromorphic computing systems）极具前景的候选者。

研究背景方面，实时智能感知与边缘AI应用要求硬件能够即时处理流式时空数据，并模拟生物脑的认知层级。神经系统信息处理具有双重性：输入刺激先经瞬态动态响应过滤，再巩固为永久记忆痕迹。将这种生物协同转化为硬件结构，需要突触框架有效桥接易失与非易失状态。传统研究多聚焦于利用RRAM、CBRAM、闪存和FeFET等非易失存储技术进行静态模式识别的非易失权重更新，而现代神经形态设计日益需要短期时间整合与长期存储并存的能力。因此，如何高效配置突触元件以呈现共存记忆时间尺度，成为下一代神经硬件探索的重要方向，并要求器件机制与物理布局持续创新。针对上述问题，研究人员提出一种三维垂直集成突触器件，将1T-DRAM（单晶体管动态随机存取存储器）与SONOS（silicon–oxide–nitride–oxide–silicon）闪存结构在单胞框架内物理统一，以中和各自固有缺陷：上部1T-DRAM层不采用传统存储电容，而利用瞬态带间隧穿（BTBT）调制体电位，实现超快编程与低能耗，但存在严重电荷泄漏与快速数据丢失；底部SONOS闪存层利用量子隧穿将电子注入离散氮化物陷阱层，提供稳健多电平非易失数据保持，但需要更高编程电压与更长脉冲持续时间。通过将两种机制整合到统一垂直沟道，该混合结构系统性缓解传统1T-DRAM保持差的问题，并克服SONOS高工作能耗，仅保留两者优势；三维垂直堆叠配置还相比传统平面拓扑显著提升布局与集成效率，消除不同存储单元间大量水平互连网络，从根本上降低寄生电阻与电容及高频阵列流式传输中的RC延迟瓶颈。

关键技术方法方面，研究人员采用Synopsys Sentaurus TCAD瞬态仿真验证电学操作与内部物理，纳入多谷（MLDA）载流子输运模型、Fermi–Dirac统计、掺杂相关迁移率、有效本征载流子密度和掺杂相关Shockley–Read–Hall（SRH）模型；采用基于非局域路径方法的非局域隧穿产生率评估BTBT，并用Kane BTBT模型对制备的平面硅隧穿场效应晶体管（TFET）测量转移特性进行校准；SONOS层采用总陷阱浓度、离散陷阱能级和载流子俘获截面建模电荷俘获动力学；采用动态脉冲方案优化权重调制，并通过MATLAB拟合提取行为参数，输入NeuroSim V3.0进行多层感知机（MLP）仿真评估，采用MNIST（手写数字数据集）进行分类准确率测试。

研究结果如下。2 器件结构与工作原理：通过概念示意与系统级路由说明，研究人员将顶部1T-DRAM易失层作为片上学习层，表现短期可塑性（STP），执行快速权重更新并过滤瞬态输入流；底部SONOS闪存层作为非易失推断层，利用长期可塑性（LTP）保留巩固知识；中线重掺杂N型分离区（CS区）实现上部1T-DRAM体与下部闪存体偏置解耦，防止信号串扰；几何参数包括柱直径40 nm、顶部/底部漏极50 nm、上下沟道各100 nm、分离区100 nm、O/N/O（氧化物/氮化物/氧化物）厚度4/5/7 nm；制造流程采用层堆叠、垂直柱刻蚀、浅沟槽隔离、底部SONOS栅栈、CS接触、顶部1T-DRAM栅极与顶部接触集成，并采用低温原子层沉积（ALD）形成O/N/O以保持陡峭掺杂分布；能带分析表明1T-DRAM编程时经BTBT产生空穴并积累于浮体，擦除时移除空穴，SONOS编程时经Fowler–Nordheim（FN）隧穿或直接隧穿使电子俘获于氮化物层，擦除时电子去俘获并注入空穴复合。3 器件仿真：3.1 仿真方法与物理模型校准：通过TCAD瞬态仿真与Kane BTBT模型对Si TFET实验曲线校准，SONOS陷阱参数处于实验表征范围，表明模型具有物理准确性与数值可靠性。3.2 1T-DRAM验证：通过固定与动态脉冲下瞬态漏电流响应比较，固定脉冲导致空穴积累饱和、电流斜率变平，动态脉冲通过调制脉冲幅度防止过早饱和并改善操作对称性；采用5 ns脉冲、32步实现5-bit权重分辨率，能带剖面验证动态脉冲下导带逐级均匀降低。3.3 SONOS存储器验证：通过氮化物层瞬态俘获电子密度比较，固定脉冲出现早期饱和，动态脉冲自适应缩放脉冲幅度抑制过早电荷饱和，显著线性化俘获速率并优化对称性；采用1 μs脉冲、32步实现5-bit状态，转移特性表明动态方案保持多电平状态区分度；阵列抑制偏置配置使共享字线未选单元净偏置约0 V或2 V，共享位线未选单元接地，验证选中与未选单元在循环操作中的抗串扰能力。3.4 所提出器件的关键优势：通过保持特性与累积能量分析，1T-DRAM因浮体结构限制需约1 ms刷新周期，高电导态31在保持时间内退化；将稳定权重转入非易失SONOS层可消除周期刷新开销，累积能量比较显示1,504次刷新、约1.504 s为能量平衡点，超过后1T-DRAM持续维护能耗超过SONOS一次性写入代价；通过俯视布局比较，三维垂直堆叠实现4F²理想单元占位，而共平面实现即使按最小特征尺寸也需大量水平路由并造成面积惩罚。3.5 集成易失与非易失层的突触响应：通过NeuroSim V3.0构建400输入、100隐藏、10输出的三层MLP并进行125个训练epoch评估，1T-DRAM动态脉冲虽具操作对称性但线性度有限，MNIST识别约82%；SONOS动态脉冲兼具线性度与对称性，达到约87%的最高识别准确率，固定脉冲则无法执行有效权重更新并导致训练崩溃；与现有突触器件比较表明，模拟非易失突触待机功耗低但速度慢、训练能耗高，模拟易失1T-DRAM速度快、训练能耗低但待机功耗高，本混合突触将二者协同，在线训练利用1T-DRAM高速低训练能耗，稳定权重一次性全局块转移至SONOS推断阵列，从而兼得低训练开销与长期数据稳定性。

讨论部分总结表明，单一易失或非易失突触均存在速度、训练能耗、保持与待机功率之间的固有权衡；该混合双层的意义在于利用1T-DRAM完成高效片上学习，再将巩固权重转入SONOS以消除持续刷新开销，能量平衡点为1,504次刷新（约1.504 s），并实现4F²垂直占位与约87%的MNIST分类准确率。研究结论译文：本研究通过将易失1T-DRAM单元与非易失SONOS闪存单元垂直共集成于单一3D堆叠柱框架，展示了高性能、面积高效的硬件突触。通过在中线嵌入重掺杂N型分离区，成功实现短期学习层与长期推断层之间的独立偏置路由和稳定工作解耦。先进瞬态TCAD建模验证，上部1T-DRAM单元在编程模式下经历有效BTBT，而底部SONOS闪存单元在擦除过程中依赖稳健的电子去俘获与空穴注入并发过程。为解决局部电荷饱和导致的非理想权重更新参数，研究人员为两个存储层策略性开发了动态脉冲方案。定量能量与保持分析表明，将训练数据保持在易失1T-DRAM中需要因强制1 ms周期刷新而产生连续、时间相关能量成本；相反，将稳定权重值整合至非易失SONOS层完全消除该周期刷新开销。累积能量跟踪直接比较1T-DRAM线性保持能量与底部SONOS单元完整设置能量，确定清晰平衡阈值在1,504次刷新循环，对应约1.504 s的经过保持时间。超过该交叉点后，1T-DRAM持续维护成本完全超过SONOS单元一次性写入惩罚，确认将巩固权重路由至非易失SONOS层可产生显著系统级节能。拓扑上，垂直柱配置产生巨大结构缩放优势，在优化金属分配下获得4F²的理想理论单元占位。最后，MATLAB辅助建模与通过NeuroSim V3.0的多层感知机仿真证明，所提出动态编程方案驱动的线性度与对称性提升达到约87%的峰值MNIST模式识别准确率，完全优于固定脉冲对应方案的失败训练轨迹。这些工程成果共同确立，3D垂直集成与自适应输入偏置缩放的紧密协同设计是通往稳健、低功耗神经形态硬件部署的重要路径。