亚 20 纳米 FinFET 工艺中用于空间微处理器的统一架构整数 N 与分数 N 锁相环的单粒子效应特性表征

《IEEE Transactions on Neural Systems and Rehabilitation Engineering》：Single-Event Effects Characterization of Integer-N and Fractional-N PLLs With Unified Architecture for Space-Based Microprocessor in Sub-20-nm FinFET Technology

　　**摘要：**本研究对采用同一抗辐射比例-积分电流路径架构、在亚20纳米FinFET工艺下实现的整数N和分数N锁相环（PLL）的单粒子效应（SEE）进行了对比表征，该架构面向空间微处理器应用。整数N锁相环和分数N锁相环的频率调节范围分别为0.8–3.2 GHz和1.6–6.4 GHz。在辐照前进行了电学测量，以建立用于单粒子效应表征的时钟稳定性基线。同芯片的额外相位噪声测量表明，在测试的分数工作点N = 80.5且α = 0.5时，积分均方根抖动从整数模式下的9.59 ps增加到分数模式下的13.68 ps。此外，分别测得整数N和分数N锁相环实现方案中经后分频基线时钟的周期抖动值为3.679 ps和3.979 ps，为后续的单粒子效应表征提供了基线时钟稳定性信息。锁相环芯片接受了线性能量转移值（LET）范围为13.4至93 MeV·mg/cm2的重离子辐照测试。在整数N和分数N锁相环分别对应的93 MeV·mg/cm2和83 MeV·mg/cm2的LET值下，未观察到不可恢复的失锁事件。采用预定义的周期偏差判据测得的单粒子效应时序事件截面分别为3×10?? cm2和5×10?? cm2。此外，还进行了脉冲激光测试，以调查完整锁相环架构和各单独模块的单粒子效应敏感性。引起单粒子效应失锁的激光能量阈值达到了1.6 nJ。结果表明，所提出的统一架构在所测试的整数N和分数N配置下具有相当的单粒子效应耐受性，且分数N扩展部分（包括德尔塔-西格玛调制器（DSM）模块）未表现出显著的单粒子效应敏感区域……**一、引言**微处理器系统越来越需要高性能和高可靠性的时钟生成电路，以支持辐射密集环境下的先进计算、通信和数据处理任务。作为时钟分配和频率综合的基本构建模块，锁相环（PLL）直接影响空间微处理器的时序稳定性和功能可靠性[1]，[2]。然而，众所周知，锁相环特别容易受到单粒子效应（SEE）的影响，这可能引发瞬态扰动、功能扰动甚至失锁事件[3]，[4]，从而在空间应用中构成重大的可靠性风险[5]，[7]。