基于光刻对准微转印技术的III-V族量子点光子器件与氮化硅平台异质集成研究

《Laser & Photonics Reviews》：Integration of III-V Quantum Dot Photonic Devices on Silicon Nitride via Lithography-Aligned Micro-Transfer Printing

　　

量子光子集成回路（QPICs）为实现复杂量子信息处理提供了途径，但高性能有源量子光子器件与低损耗无源电路的异质集成仍是重大制造挑战。传统晶圆键合和先加工后转印的微转印技术受限于热机械应力或机械对准公差。研究人员展示了一种光刻对准微转印（μTP）策略，将未图形化的III-V族薄膜局部转印至氮化硅（SiNx）平台，随后通过基于标记的电子束光刻进行图形化。这种先转印后加工的流程将关键对准要求从机械放置转移到光刻套刻。研究人员展示了Q因子为4981 ± 57的微环谐振器、具有Purcell增强单光子发射的光子晶体波导集成，以及在785 nm脉冲激发下使用片上SiNx多模干涉仪（MMI）分束器进行的Hanbury Brown和Twiss（HBT）测量，得到g(2)(0) = 0.045 ± 0.008。

一、研究背景与问题

量子光子集成回路（QPICs）是推动量子信息处理从体光学实验走向芯片级光子电路的关键技术，在光量子计算、量子通信和量子模拟等领域具有重要应用前景。实现QPICs的核心要求之一，是将高性能有源量子光源与低损耗无源光子电路进行异质集成。外延生长的III-V族半导体量子点（QDs）能够提供高质量的单光子和纠缠光子对，但仅依靠GaAs材料体系难以满足大规模无源光路由的需求，因为随着电路复杂度增加，传播损耗、材料吸收和制备引入的散射损耗会显著累积。相比之下，硅（Si）、氮化硅（SiN_x）和铌酸锂（LN）等无源光子平台具有低传播损耗和成熟的光子制造工艺优势。因此，将III-V族量子点光子器件与这些无源平台集成，对于结合III-V族材料的优异辐射特性和无源光子架构的路由能力至关重要。

然而，建立可靠且可重复的异质集成制造路线仍面临重大挑战。传统异质集成策略主要依赖晶圆键合或微转印（μTP），但两种方法在应用于高性能单发射极光子接口时均存在局限。直接晶圆键合需要转移大面积III-V族外延层，由于不同材料间热膨胀系数失配，会引入热机械应力，这种残余应力可导致量子点光学跃迁能量偏移并改变激子精细结构劈裂（FSS），两者对应变均十分敏感。此外，光谱扩散和声子散射还会分别限制光谱稳定性和光子不可区分性。晶圆键合还存在材料利用率低和空间选择性差的问题。相比之下，μTP能够实现微米级功能单元的集成，但传统的先加工后转印流程中，预制纳米光子器件需要通过机械方式放置到目标电路上，III-V族器件与底层波导之间的高效倏逝耦合通常需要亚100 nm的对准精度，而标准转印放置公差通常为0.5–1 μm，这一机械约束限制了高性能混合量子光子器件的可重复性和产率。

二、研究内容与核心结论

针对上述对准瓶颈，研究人员提出了一种光刻对准μTP方法，将局部材料转移与转移后基于标记的电子束光刻（EBL）相结合。未图形化的III-V族薄膜首先被转移到目标无源平台上，随后相对于目标芯片上的对准标记定义纳米光子结构。这一策略在概念上类似于芯片到晶圆（D2W）集成中的键合后光刻，将物理材料放置与器件定义解耦，将关键对准要求从机械放置转移到光刻套刻。局部单元转移还避免了晶圆级异质集成中使用的大面积材料键合。研究人员展示了具有代表性的混合器件，包括量子点耦合微环谐振器（MRRs）、具有Purcell增强单光子发射的光子晶体波导（PCWs），以及片上SiN_x多模干涉仪（MMI）分束后的Hanbury Brown-Twiss（HBT）测量。这些结果共同建立了面向混合QPICs的高精度制造路线。

三、关键技术与方法

研究人员采用的主要关键技术方法包括：分子束外延（MBE）生长含单层InAs/GaAs量子点的GaAs/AlGaAs异质结构，通过选择性湿法腐蚀释放90 μm × 90 μm微米级GaAs单元，利用聚二甲基硅氧烷（PDMS）弹性体印章将单元转移至目标SiN_x衬底，依靠范德华力直接键合而无需粘合层；转移后通过基于标记的EBL和感应耦合等离子体（ICP）刻蚀定义纳米光子结构；采用原子层沉积（ALD）进行表面钝化；在4 K闭循环低温恒温器中通过微区光致发光（μ-PL）光谱、时间分辨PL和二阶关联测量进行光学表征。

四、研究结果

高精度异质器件制备：通过扫描电子显微镜（SEM）对同一芯片上13个器件的测量，GaAs–SiN_x结构套刻偏差为(22.15 ± 6.90) nm，量化了GaAs与SiN_x结构之间的光刻对准精度。全部96个用于器件制备的GaAs薄膜均成功转移并在后续光刻和刻蚀步骤中保持完整。在代表性的8 × 3 PCW阵列中，24个器件中有15个观察到量子点耦合光致发光。

异质微环谐振器中的腔增强发射：研究人员制备了嵌入InAs量子点的GaAs微环谐振器，与相邻GaAs总线波导侧向耦合，并通过GaAs/SiN_x模式转换器与底层SiN_x电路连接。微环标称半径10 μm，截面300 nm × 160 nm，采用20°包角的滑轮式耦合区域和80 nm面内耦合间隙。GaAs/SiN_x模式转换器在920 nm处理论耦合效率超过95%。集成GaAs光栅耦合器配备底部Au反射器，计算提取效率达75.2%，相比无金属反射器时的40.5%有显著提升。在4 K下表征，高功率激发下测得Q因子为4981 ± 57，自由光谱范围2.77–2.86 nm。低功率连续波激发下，孤立激子线与腔谐振光谱对准。4至24 K温度依赖测量显示，随着量子点-腔失谐增加，收集的量子点信号降低，进一步证实量子点-腔耦合。脉冲激发下谐振耦合量子点衰减寿命为(525 ± 8) ps，以十个非耦合量子点的统计平均寿命(1.147 ± 0.042) ns为参考，得到Purcell因子F_p = 2.18 ± 0.09。二阶关联测量得到g⁽²⁾(0) = 0.098 ± 0.021，确认了腔耦合量子点的单光子发射。

光子晶体波导集成：研究人员将该集成策略扩展到PCW以利用色散工程和慢光效应。为抑制衬底引起的泄漏，在PCW区域正下方设置了800 nm宽的沟槽，数值模拟显示该沟槽可抑制导模向底层SiN_x/SiO₂区域的泄漏并改善垂直光限制，相比无沟槽混合PCW计算Purcell因子提高七倍。PCW形成于180 nm厚GaAs薄膜中，晶格周期235 nm，孔半径70 nm。在785 nm连续波激发下，低功率时观察到与PCW耦合的孤立量子点发射线，高功率时通过宽带量子点系综发射揭示PCW光谱响应。法布里-珀罗（F-P）条纹源于GaAs光栅耦合器与光子晶体反射器之间残余反射形成的准腔。优化光谱条件下，脉冲激发测得饱和单光子计数率约100 kcts/s。慢光区域量子点衰减寿命为(561.0 ± 1.7) ps，以相同统计参考计算实验Purcell因子为2.04 ± 0.08，与计算值约5相比略低。HBT测量得到g⁽²⁾(0) = 0.014 ± 0.003，确认了PCW耦合量子点的高纯度单光子发射。

片上量子信息处理组件：SiN_x波导传播损耗通过截断法在980 nm处测得为(2.10 ± 0.62) dB/cm。研究人员将GaAs量子点单光子源与SiN_x MMI分束器集成，单光子从直GaAs波导中的量子点产生，倏逝转移至底层SiN_x波导并通过标称50:50的MMI分束器路由。从两个输出端口收集的PL光谱具有相似的光谱特征和可比较的光子计数，表明分束比近似均衡。使用片上MMI分束器进行HBT测量，两个输出端口连接至两个独立雪崩光电二极管（APDs），在785 nm脉冲激发下测得g⁽²⁾(0) = 0.045 ± 0.008。片上路由和分束后仍观察到反聚束现象，为基于先转印后加工方法构建更复杂混合量子光子电路提供了概念验证。

五、讨论与结论

研究人员展示了一种先转印后加工平台，通过光刻对准将III-V族量子点光子器件与SiN_x电路集成。微环谐振器和带沟槽的PCW器件均表现出Purcell增强的量子点发射，SiN_x电路提供无源路由和分束功能，且片上分束后单光子反聚束特性得以保持。微米级GaAs单元的局部转移避免了大面积III-V族键合，为异质QPICs提供了灵活路线。未来工作可结合更低损耗的无源路由、局部有源调谐、确定性发射极定位和位点控制量子点生长等互补方法，提高发射极-器件耦合产率并实现多个发射极间的光谱匹配，进而集成更复杂的无源电路和有源III-V族组件，支持更大规模的量子光子处理器和网络。