基于分布式环形振荡器（RO）传感器的16 nm鳍式场效应晶体管（FinFET）现场可编程门阵列（FPGA）空间可靠性映射方法

《Micromachines》：Spatial Reliability Mapping of 16 nm FinFET FPGAs Using Distributed Ring-Oscillator Sensors

　　

先进鳍式场效应晶体管（FinFET）技术表现出显著的片内工艺变异（within-die process variations, WID PV）和局部老化现象，对传统全局可靠性监测的准确性构成挑战。现有基于环形振荡器（RO）的老化监测器通常为整个裸片提供单一退化指标，可能掩盖经历加速磨损的脆弱区域。本工作提出一种在商用16 nm FinFET现场可编程门阵列（FPGA）上实现的空间可靠性监测方法。将240个分布式RO组成的阵列组织为十二个物理分离的监测区域，以实现局部退化分析。研究人员开展了五次独立加速老化实验。每次实验在升高的电应力和热应力下持续220 h，同时每分钟采样一次RO频率。将测得的频率退化通过Weibull统计分析转换为局部失效时间（Time-to-Failure, TTF）分布。实验结果揭示Weibull形状参数和加速应力TTF均存在显著空间变化，表明区域工艺变异与局部退化行为之间存在相关性。这些发现表明，全局退化指标可能掩盖裸片内最早失效的区域。通过将分布式频率测量转换为空间可靠性健康图，所提方法为识别脆弱逻辑区域提供了实验框架，并支持先进FPGA平台中未来的可靠性感知资源管理和预测性维护。

先进FinFET节点中，偏置温度不稳定性（Bias Temperature Instability, BTI）和时间相关介质击穿等机制导致可靠性退化，FinFET三维结构又限制热耗散并加剧局部老化；片内工艺变异（WID PV）使退化呈空间非均匀性。现有RO老化监测器多提供全局退化指标，FPGA可靠性框架也缺乏高分辨率空间可靠性图，可能掩盖最早失效区域，因此需要开展区域级空间可靠性监测研究。研究人员在商用16 nm FinFET FPGA上部署240个RO并划分为12个物理分离监测区域，每区20个三级RO，开展五组220 h加速老化实验，将频率退化外推为TTF，并以Weibull分布提取形状参数β和特征寿命η，进而构建空间可靠性健康图。结果表明退化具有位置依赖性，低β区域对应较短TTF，Block（1,1）持续表现为最脆弱区域，全球平均指标会掩盖局部弱区；该工作为可靠性感知布局、任务迁移和预测性维护提供实验依据。

关键技术方法概括（不超过250字）：研究采用AMD Xilinx Ultra96开发板，其Zynq UltraScale+多处理器系统级芯片（MPSoC）由TSMC 16 nm FinFET工艺制造；RO逻辑与频率计数器以VHDL实现并嵌入FPGA架构。核心电压由TPS650864电源管理芯片控制，五个电压—温度应力点为55 °C/1.06 V、65 °C/1.02 V、113 °C/0.82 V、45 °C/1.12 V和95 °C/0.89 V，每种条件使用不同未应力FPGA器件并持续220 h，每分钟采样。每区20个RO的TTF用于Weibull拟合，结合Eyring模型提取有效活化能；温度由FPGA系统监控器连续监测，环境温度由热腔控制。

研究结果：4.1 区域Weibull分布（Regional Weibull Distributions）：在55 °C、1.06 V条件下，将每区20个RO的TTF分组拟合Weibull分布，LN(TTF)随区域在17.875至18.816之间波动，说明不同物理坐标的逻辑块具有不同失效行为。4.2 空间PV效应（Spatial PV Effects）：提取并映射各区域β，三级RO理论参考约为3.0，实测芯片平均β_avg=2.474，最低β_min=1.963，β普遍低于理论值且空间分散，被解释为区域PV的经验拟合描述。4.3 空间TTF偏差（Spatial Time-to-Failure Deviations）：以各块TTF相对芯片平均值的偏差构建健康图，最弱块ΔLN(TTF)=-0.608，与最低β=1.963同处Row 1、Column 1，表明局部PV与退化易感性空间相关。4.4 跨全部应力条件的汇总结果（Collective Results Across All Stress Conditions）：五种应力模式下β与区域寿命的Pearson相关系数r=0.640（p=0.025），呈中度正相关但不建立因果；归一化跨应力热图显示空间模式具有一致性，Block（1,1）和（2,1）反复出现β抑制，Block（1,1）持续最脆弱，排名持久性支持其为本征空间弱点，但区域RO共址、样本量和外推等限制使结果应作为比较性指标。4.5 数据的活化能评估（Activation Energy Assessment of the Data）：基于Eyring寿命公式对五模式平均TTF线性化，提取有效活化能E_A=0.516 eV且拟合R²很强，支持BTI并伴随自热效应主导的解释，但该值为芯片级有效参数，空间健康图用于识别局部加速区域。4.6 跨应力空间脆弱性汇总（Cross-Stress Spatial Vulnerability Summary）：中间监测块可能因横向散热较弱和邻区热耦合而承受更强热应力，BTI与自热共同加速阈值电压漂移；Block（1,1）同时具有最低β和最大负TTF偏差，表现为工艺变异与应力老化相互强化的局部弱点。

讨论部分总结：作者指出区域RO物理共址，不能视为完全独立的晶体管级样本；每区20个RO限制β和η拟合精度；220 h内未达到10%频率退化阈值，TTF依赖外推并引入模型相关不确定性；部分区域差异未逐一达到统计显著，空间可靠性图应主要作为区域退化易感性的比较指标，而非精确绝对寿命预测。研究结论部分翻译：本文提出了一种用于识别商用16 nm FinFET FPGA中局部退化和PV的分布式空间可靠性监测方法。与传统使用单一全局退化指标估计器件健康状态的方法不同，所提框架将FPGA架构划分为多个监测区域，并独立评估每个区域的统计寿命特征。使用240个RO阵列开展的220 h加速老化实验表明，退化表现出位置依赖行为。空间Weibull分析揭示提取的形状参数存在显著变化，表明FPGA架构内存在明显的片内工艺变异性。表现出较低Weibull形状参数的区域一致显示较短的加速应力TTF，从而建立区域退化行为与寿命缩短之间的空间相关性。结果表明，全局健康指标可能掩盖退化进展快于裸片平均行为的脆弱区域。通过将频率退化转换为局部Weibull统计和空间TTF分布，所提方法提供了一种经验性空间可靠性健康图，能够在功能失效发生前识别区域特异性薄弱区域。尽管当前工作侧重于实验表征，所提空间监测框架为未来可靠性感知FPGA管理建立了实践基础。生成的空间退化信息可支持自适应布局、工作负载迁移和预测性维护策略，以动态避开退化逻辑资源，从而提高系统可用性并延长运行寿命。