摘要
脑机接口（BCIs）向无约束日常部署的演进，要求在架构上从依赖云端处理转向低功耗、可穿戴的片上系统（SoC）。本文对从信号采集到推理的完整流程提出了叙事性的、全栈分类体系，考察了涵盖神经信号采集、硬件友好的特征提取以及边缘脑机接口片上AI加速的协同设计空间。我们首先评估了高保真采集技术，详细阐述了针对运动伪影下信号完整性优化的低噪声模拟前端（AFEs）和无创干电极阵列。接下来，我们分类了轻量级神经网络拓扑结构，包括适用于有限内存约束下实时解码的紧凑型卷积神经网络（CNNs）、脉冲神经网络（SNNs）和超维计算（HDC）。为了弥合算法复杂度与受电池限制边缘执行之间的鸿沟，我们分析了FPGA和ASIC平台上最先进的模型压缩方法和专用硬件加速范式。最后，我们重点介绍了混合信号模拟调理与高效率推理引擎单片集成于专用"EEG感知"片上系统（SoC）中，并对功耗效率（每通道功耗）、解码延迟和硅面积进行了定量比较。我们得出的结论是，硬件与算法协同设计是实现自主超低功耗神经假体和闭环生物交互系统的关键路径。
