硅纳米结构中的掺杂剂失活再探究：介电失活与NESSIAS界面效应的影响

《Advanced Physics Research》：Revisiting Dopant Deactivation In Silicon Nanostructures

　　

掺杂剂的有效激活（电离）对于几乎所有半导体器件正常运行以获得所需掺杂极性和载流子密度至关重要。然而，在纳米尺度上，已有的量子限制（quantum confinement）和介电失配（dielectric mismatch）效应会阻碍掺杂剂激活。本文计算了嵌入不同介电环境中的超薄硅薄膜内掺杂剂原子的电离能。研究人员证明，界面SiO₂叠层与薄层高k HfO₂栅介质组合可显著降低由介电失配引起的掺杂剂失活。此外，在已有掺杂剂失活机制之外，本研究纳入了此前在该背景下未被考虑的“表面阴离子诱导的纳米尺度电子结构位移”（Nanoscale Electronic Structure Shift Induced by Anions at Surfaces, NESSIAS）的影响。分析将NESSIAS建模为一种额外的界面势，该势在仅1.5 nm尺度上从Si/SiO₂界面指数衰减。尽管如此，即使对于13 nm厚的Si薄膜，仍观察到掺杂剂电离能降低，尤其是在Si薄膜中心。这些发现凸显了NESSIAS作为一种界面效应的关键作用：它从根本上改变了掺杂剂电离能的空间依赖性，从而影响纳米尺度Si器件中的掺杂剂性质。

论文解读：硅纳米结构中的掺杂剂失活与NESSIAS界面效应

研究背景与问题：掺杂剂在半导体器件中需要通过激活（电离）提供所需极性和载流子密度。随着纳米结构尺寸减小，实现可控掺杂越来越困难，即使成功掺入也可能无法电离。已有理论预测和实验证实，硅纳米线、氮化铟纳米线以及超薄绝缘体上硅薄膜中均存在掺杂剂失活。传统上认为失活主要源于两个机制：介电失配和量子限制。介电失配可通过将半导体纳米结构包裹在与半导体介电常数相同的介质中加以避免，但会增加寄生电容；量子限制在纳米结构中无法避免。此外，还存在第三种此前被忽视的现象：表面阴离子诱导的纳米尺度电子结构位移（NESSIAS）。因此，研究人员将NESSIAS纳入掺杂剂失活分析，以更完整地理解纳米尺度硅器件中的掺杂行为。

研究内容与主要结论：研究人员以硅中单个磷掺杂剂为对象，采用类氢掺杂模型，通过数值求解泊松方程和薛定谔方程计算超薄硅薄膜中掺杂剂的电离能。结果表明，在硅膜上下表面采用由超薄界面SiO₂与薄层高k HfO₂栅介质组成的叠层，能显著降低介电失配导致的掺杂剂失活，同时有助于控制寄生电容。进一步计入NESSIAS后，电离能随掺杂剂位置的变化规律发生根本改变：在较厚硅膜中，硅膜中心的电离能反而低于体硅值。这说明NESSIAS作为界面效应，可调控纳米尺度硅器件中的掺杂剂电离行为。

关键技术与方法：该研究基于类氢掺杂模型，将P掺杂剂视为类氢原子，采用单谷有效质量近似，并引入中心胞修正。通过有限差分法在柱坐标中求解泊松方程与薛定谔方程，结合虚时间传播方法计算基态能量，由此获得掺杂剂电离能。NESSIAS实验验证所用样品为商业绝缘体上硅（SOI）晶圆，经热氧化、氢氟酸剥离及数字刻蚀减薄，并在意大利Elettra同步辐射设施的BaDElPh/BACH束线上进行同步辐射紫外光电子能谱（UPS）和X射线吸收光谱-总荧光产额（XAS-TFY）测量。

超薄硅薄膜电离能的计算（Section 2）。研究人员将掺杂剂视为插入硅层中的单正电荷，先求解有/无掺杂剂时的泊松方程，再在所得势垒上求解薛定谔方程，以两次基态能量积分差定义电离能。计算采用柱坐标和有限差分格式，并用虚时间传播方法求基态。通过调节面内有效质量使体硅中P的电离能复现文献值，再进行后续计算。

嵌入介质叠层中的硅薄膜掺杂剂失活（Section 3）。研究人员比较了全Si参考叠层、含SiO₂/真空叠层和含超薄SiO₂/高k HfO₂叠层等情况。结果显示，硅膜越薄，电离能越大，掺杂剂越难电离；而含5 nm高k HfO₂的叠层能明显降低电离能，改善掺杂剂激活。若不考虑量子限制，该叠层在考察的厚度范围内电离能基本恒定，说明其介电屏蔽效果较好。电离能还依赖掺杂剂在硅膜中的位置，采用高k叠层时各位置的电离能均最低。

计入NESSIAS效应（Section 4）。NESSIAS源于Si/SiO₂界面电荷转移，使导带和价带向更高结合能方向移动，且仅在界面约1.5 nm范围内起作用。研究人员将NESSIAS建模为从Si/SiO₂界面指数衰减的附加界面势，界面势降约为-0.3 eV，并利用不同硅膜厚度的实验数据标定参数。

计入NESSIAS后的失活结果与讨论（Section 5）。计入NESSIAS后，电离能随掺杂剂位置的变化与忽略时相反：最小电离能出现在硅膜中心。对于13 nm厚的硅膜，中心电离能甚至低于体硅值。原因在于NESSIAS使基态波函数向界面推移，形成类似高电子迁移率晶体管（HEMT）中调制掺杂（modulation doping）的势景观。若硅膜厚度远大于掺杂剂玻尔半径的两倍（硅中约3 nm）且掺杂剂远离界面，电离能将趋近体硅值。

讨论与结论：NESSIAS在Si/SiO₂界面产生，并非界面偶极或“枕头”效应所致；它与量子限制的竞争可解释实验中导带边随硅膜厚度变化的特殊行为。该研究还指出，界面陷阱态会降低界面处载流子浓度，但理想无陷阱界面假设可用于单独考察介电屏蔽和载流子限制的影响。总之，采用薄层高k栅介质叠层可显著提高掺杂剂电离概率；NESSIAS从根本上改变了电离能的空间依赖关系，导致硅膜表面电离能更高、中心电离能更低，这对纳米尺度硅器件的掺杂设计具有重要意义。