分数阶洛伦兹族混沌系统的FPGA实现与安全通信应用研究

《Fractal and Fractional》：FPGA Implementation Based on the Short-Memory Principle: Analysis of a Lorenz-Type Systems Family

　　

摘要

分数阶微分方程和分数阶混沌系统在安全通信中具有吸引力，但Caputo导数的非局部记忆特性使其数字实现成本高昂，因此迭代方法更适合开发物理系统的数字实现。本文对洛伦兹家族的七个成员（Lorenz、Chen、Burke–Shaw、Liu、Shimizu–Morioka、Lü和Yang）进行了表征，并利用短记忆原理在FPGA上实现了这些系统。从矩形（REC）和预测-校正（PC）乘积积分规则出发，我们推导出适用于数字硬件的具有有限记忆窗口的增量迭代形式。关于分数阶数和记忆持续时间的最大李雅普诺夫指数映射和分岔图，识别出Caputo情形下的混沌区域，据我们所知，这些区域此前尚未被报道；对于大多数系统，一旦窗口超过约，系统就会趋于稳定。在采用通用Q1.11.20定点格式的Cyclone V FPGA上，每个架构都允许选择七个系统中的任意一个，并可在无需重新综合的情况下设置1–1000个样本的记忆深度。对于窗口，REC使用较少的资源（3258个ALM，60个DSP块），而PC凭借更大的时间步长，能达到更高的估计状态生成速率（330,457对比291,839个状态向量/秒）。最后，从Lorenz系统提取的8位伪随机序列（每个架构1 Gbit）通过了NIST SP 800-22以及TestU01 Rabbit、Alphabit和BlockAlphabit测试套件。此外，我们还给出了数值仿真及其数字实现，以验证数值方案的有效性。