面向实用量子计算的约瑟夫森结材料与制备工艺进展

《Advanced Science》：Advances in Josephson Junction Materials and Processes Toward Practical Quantum Computing

　　

约瑟夫森结（Josephson junction, JJ）是超导量子技术的基本非线性构建块。其宏观量子隧穿（macroscopic quantum tunneling）物理支撑着超导量子计算（superconducting quantum computing）、传感和通信，但将这些平台扩展到公用事业级架构对结材料、界面和制备提出了日益严格的要求。实用量子计算需要高可重复性、低功耗、可调谐性、小器件占用面积以及对噪声和缺陷的鲁棒性。本综述考察了材料科学、器件表征和纳米制备方面的进展如何应对这些挑战，并重新定义下一代JJ的性能指标。本综述还审视了制备策略的演变，从传统的多角度蒸发（multi-angle evaporation）到兼容代工厂的超导工艺以及新兴结材料的集成。沿着这些方向取得的进展将决定JJ从实验室级组件向工业级量子处理器基础转变的速度。

1 引言
本文综述了约瑟夫森结（JJ）材料与制备工艺在实用超导量子计算方面的进展。随着量子处理器规模扩大，对结的可重复性、抗噪性、可调谐性、小尺寸以及低功耗提出了更高要求。文中重点介绍材料创新、表征技术和纳米加工如何共同推动下一代JJ性能指标的提升。

2 重新审视约瑟夫森效应
回顾了JJ的基本物理。超导相位差驱动无耗散超电流，其电流-相位关系（current-phase relation, CPR）在隧穿极限下呈正弦形式。通过Andreev反射形成的束缚态（Andreev bound state, ABS）主导高透明通道的输运，使CPR出现高次谐波。I-V特性可提取临界电流、正常态电阻和次隙电阻，用于评估结质量与能量耗散。

3 量子计算
超导量子比特目前以Al/AlO_x/Al隧道结为核心，transmon是主流类型。随着量子比特数量增加，频率碰撞、缺陷和退相干等问题日益突出，需要提高结的均匀性、降低损耗并实现更高集成度。

3.1 成品率与可重复性
JJ临界电流对结面积和势垒厚度极为敏感，微小波动即可导致量子比特频率偏移。通过优化氧化工艺、采用蚀刻法替代角度蒸发，可提高晶圆级均匀性。微观厚度涨落、线边缘粗糙度以及老化效应仍需控制，退火和表面钝化有助于长期稳定性。

3.2 结处的能量耗散
3.2.1 隧道势垒中的二能级系统：非晶势垒中的二能级系统（two-level system, TLS）是介电损耗和退相干的主要来源。标准隧穿模型用双势阱描述TLS，其与量子比特耦合会导致频率噪声和弛豫热点。采用晶体或外延势垒（如Al₂O₃、氮化物）可降低TLS密度。
3.2.2 面向材料解决方案及其表征：使用钽（Ta）电极可显著降低表面氧化物损耗。二维范德华（two-dimensional van der Waals, 2D vdW）材料提供原子级清洁界面和有希望的晶体势垒。需通过原子力显微镜（AFM）、扫描透射电子显微镜（STEM）、X射线光电子能谱（XPS）等表征界面质量，并结合量子比特相干测量和TLS谱学评估器件性能。
3.2.3 准粒子隧穿：高能粒子和红外光子可产生非平衡准粒子，穿过结时吸收量子比特能量导致退相干。通过能隙工程（gap engineering）使两个电极的超导能隙差大于量子比特频率，可有效抑制准粒子隧穿。

3.3 原位可调谐性
磁通调谐会引入热负载和串扰，电压调谐是替代方案。基于半导体弱链接的gatemon量子比特可通过栅压控制临界电流。二维电子气（two-dimensional electron gas, 2DEG）系统（如Al/InAs）和2D vdW结（如石墨烯）均实现了多GHz频率调谐，其中2DEG平台已展示20 μs级相干时间，适用于可调耦合器。

3.4 器件占用面积
传统平面transmon因大分流电容而占地较大。2D vdW材料如h-BN可实现高电容密度低损耗平行板电容器；合并元件transmon（mergemon）利用结本身电容消除分流电容，可缩小约两个数量级。基于硅的FinMET结构兼顾精密制造与CMOS兼容性。

3.5 噪声保护量子比特
利用库珀对宇称对称性可实现内在噪声保护。d波超导体因其序参量符号随90°旋转而反转，可对称性禁止单库珀对隧穿，使库珀四重态隧穿（Cooper-quartet tunneling, CQT）占主导，从而实现受保护的量子比特。π约瑟夫森结（π-JJ）则利用铁磁层中的交换作用产生π相移，无需外部磁通偏置即可构成CQT元件，但需精确控制势垒厚度和临界电流密度。

3.6 材料平台现状
半导体/超导体（SC/SM）结和2D vdW结的相干时间仍比先进Al/AlO_x/Al transmon低一到两个数量级，但多数为原理验证而非优化实现。未来需将材料结晶性、界面清洁度和电学可调性等优势转化为电路级的低损耗与高一致性。

4 纳米制备中的挑战与机遇
4.1 传统多角度蒸发
三步工艺包括光刻定义线性元件、电子束光刻定义结、以及沉积连接层。Dolan悬桥法和Manhattan正交法各有优劣。角度蒸发受抗蚀剂桥机械稳定性、线边缘粗糙度和径向不均匀性限制，且有机抗蚀剂可能污染电极和势垒。

4.2 迈向超导量子代工厂
为实现晶圆级制造，需从电子束光刻转向深紫外（DUV）光刻。4.2.1 三层工艺：预沉积超导体/势垒/超导体堆栈，采用可去除的隔离层避免短路，但需优化选择腐蚀工艺以不损伤结。4.2.2 逐层工艺：分别图形化各层，避免永久性损耗介电层，但需用离子铣削去除界面氧化物，并仔细校准以避免表面损伤。近期研究已展示与角度蒸发相当的均匀性和相干性。

4.3 新型结材料的集成：从概念验证到规模化制备
4.3.1 CMOS兼容工艺中的常规超导体：利用原子层沉积（ALD）、溅射等方法在300 mm晶圆上制备TaN、Al等，兼顾膜质量和工艺兼容性。4.3.2 新兴2D vdW材料：目前受限于大面积低缺陷合成和界面控制。4.3.3 机械剥离与转移：适用于概念验证，但存在界面污染和产量瓶颈。4.3.4 直接生长与堆叠：分子束外延（MBE）、化学气相沉积（CVD）、封装外延等方法有望实现晶圆级集成，但需解决缺陷和层间互扩散问题。4.3.5 通过MEMS集成实现制备后调谐：微机电系统（MEMS）驱动器可调节扭转角、层间距和应变，提供后制备修正和原位调谐能力。

5 展望
JJ仍是超导量子电路的基础，但需从实验室级组件走向工业级处理器。未来需提高均匀性、稳定性和可扩展性，并发展标准化结计量。关键里程碑包括：基于晶体或2D vdW势垒的量子比特相干时间接近毫秒级，CQT主导的内在保护量子比特，以及代工厂制备JJ同时实现高相干性和高良率。超导量子硬件的发展将越来越依赖材料与工艺创新。