基于CMOS兼容替代等离子体材料与IMI几何纳米环谐振器的超快双波段全光逻辑门设计

《Nanoscale Advances》：Ultrafast dual-band all-optical logic gate design using CMOS compatible alternative plasmonic materials with IMI geometry and nanoring resonatorsOpen Access

　　

对超快、可扩展、能效高且小型化计算日益增长的需求已暴露出传统CMOS电子学的物理极限，促使向光学与等离子体架构转变。现有金属（等离子体）纳米颗粒主要为金和银，存在高损耗、热不稳定性以及与CMOS制造工艺不兼容等问题，制约了大规模集成。为弥补这一空白，研究人员提出了一种双波段、CMOS兼容的材料平台，即绝缘体-金属-绝缘体（IMI）纳米结构，利用替代等离子体材料——氧化铟锡（ITO）与介电材料氮化硅（Si₃N₄）——实现超快全光逻辑门（AOLG）。所设计的混合IMI波导-纳米环谐振器在两个光学波段表现出高传输效率，分别为86.15%（λ = 1173.8 nm）与80.69%（λ = 2054.7 nm），并具有低插入损耗。该紧凑（400 × 400 nm²） footprint 在单一架构内支持全部七种基本逻辑操作（NOT、AND、OR、NAND、NOR、XOR、XNOR）。定量分析表明，消光比超过18 dB，响应时间为超快飞秒量级，在经实验验证的前提下展现出具有竞争力的模拟光学性能。该CMOS兼容双波段架构为通向能效光子集成电路（PICs）与光电集成电路（OEICs）提供了有前景的途径，有望赋能下一代AI驱动、神经形态及高速光学计算平台。

研究背景方面，基于电信号的计算长期作为现代科学进步的引擎，但随着人工智能（AI）、物联网（IoT）与大规模云存储时代的到来，该技术正快速逼近物理极限。数据中心与互联网应用的爆炸式增长驱动着对高带宽与超快数据处理的需求呈指数上升，仅依靠现有电子学的渐进式改进已无法满足全球需求，亟需更稳健的高速计算范式。复杂任务如深度学习神经网络训练在基础层面可分解为简单逻辑门操作，历史上依赖半导体晶体管完成，互补金属氧化物半导体（CMOS）技术的快速演进使数十亿组件得以集成于微小芯片即集成电路（ICs）上。然而器件小型化存在硬性极限：当晶体管源漏间距缩小至电子德布罗意波长尺度时，量子力学效应显现，例如能量为2 eV的电子其波长约为0.86 nm，此时电子表现为波而非粒子，导致晶体管失效；此外，高密度集成芯片因量子隧穿效应出现显著不稳定性，且尺寸持续缩小还因量子尺寸效应与热耗散而趋于饱和。相比之下，光子集成电路（PICs）因成本更低、速度更高以及在大型光电集成电路（OEICs）中的潜力而备受关注。PICs利用光子而非电子，可运行于更高速度、承载更大量数据并工作于太赫兹带宽范围；电子带负电且相应场之间强烈相互作用导致能量损耗增加，而电荷中性的光子天然具有更高能效，并对地环路与电磁干扰具有额外免疫力。全光系统与完整光网络的前提是全光逻辑门（AOLGs）的开发，关键在于引入与当前大规模PIC与OEIC制造工艺一致的、类比于CMOS晶体管器件的光逻辑门，开发硅IC的光学等效物将在封装密度、功能改进与成本效益方面带来巨大回报。

在当代文献中，已有多种实现全光逻辑门的技术被报道，如半导体光放大器（SOA）、高非线性光纤（HNLF）、马赫-曾德尔干涉仪（MZI）、光子晶体（PhC）、微环谐振器（MRR）、微/纳波导、等离子体波导等，各有优劣。SOA具有交叉相位调制（XPM）、交叉偏振调制（CPM）、交叉增益调制（XGM）与四波混频（FWM）等非线性特性，因而成为热门选择并被广泛研究，已有设计报道其具备高速并行操作、灵活编码、紧凑设计及与MZI等干涉设计的可集成性，但由于增益与相位恢复的时间响应缓慢，其操作速度通常仅限于皮秒量级，甚至集成系统也存在稳定性差并受额外噪声影响的问题。与SOA相比，基于HNLF的设计支持更高的数据速率，因光纤非线性使响应时间改善至飞秒量级，但数米至数公里的典型长度是制造与集成的巨大缺陷。硅基光子晶体（PhCs）备受关注，但其大 footprint 因衍射极限而成为最小芯片尺寸的限制因素，当器件尺寸接近或小于光波长（亚波长尺度）时即会遇到该极限。为实现超紧凑器件，波导是热门选择，在微米甚至纳米尺度具有极低工作功率，波导基于线性光学干涉或非线性光学效应如FWM、双光子吸收（TPA）、自由载流子效应、拉曼散射与非线性狭缝波导耦合构建，但当所有门需在单一结构或方案中实现时便出现局限。文献中FWM用于实现XOR门，TPA用于NOR门，双槽硅波导耦合实现NOT、OR与AND逻辑门；耦合波导展现TPA的MRR也被考虑用于逻辑门设计，但仅限于AND与NAND操作，同样可通过FWM实现；通过互连多个MRR可制作AND、NAND、OR与NOR等各种门，但MRR固有的微米量级大尺寸是紧凑与大规模集成的障碍。表面等离极化激元（SPPs）的采用可将光子学与当前电子器件的纳米尺度结合，是颇具吸引力的解决方案；等离子体纳米结构能够引导表面等离激元（SPs）突破衍射极限，在亚波长尺度区域高效集中与操控光，同时能将光能传递至纳米光学与电子器件、量子点甚至单个分子。关于纳米尺度等离子体波导逻辑门已有大量研究，主要通过实现SPPs之间的线性干涉并改变金属-绝缘体-金属（MIM）或绝缘体-金属-绝缘体（IMI）等结构来实现光门，但均未报道全光门操作；非线性等离子体环谐振器也已实现，但仅报道三种门（NOT、NOR与AND）；全部七种不可逆门仅在近期由Bian等与Yaw-Dong等实现，二者均报道在单一结构中实现NOT、OR、AND、NOR、NAND、XOR与XNOR门操作，但其性能指标考察较为薄弱，仅观察了器件的传输潜力。另有报道的研究展示了纳米尺度（300 nm–400 nm）全部七种门操作，并更关注传输率、对比度或消光比、调制深度、插入损耗、对比度损耗等不同指标以评估器件整体性能。

尽管研究众多，仍存在若干关键空白。第一，由于标准性能指标（如眼图与比特率）在等离子体研究中鲜有报道，器件间难以比较。第二，多数设计为刚性结构，不同门采用不同配置，通过改变输入与控制端口位置来切换不同门操作，这不切实际且为集成引入额外复杂性。第三，等离子体材料的选择仍单调，仅金（Au）或银（Ag）等贵金属被用于所需等离子体效应；良好的等离子体金属（Cu、Ag、Au）也是严重污染物且需扩散阻挡层（如TaN），而后者光学损耗极大。因此许多已报道器件的光学性质缺乏可调性，且并非完全CMOS工艺兼容，限制了可扩展性。绝缘体或介电材料的选择也围绕特氟龙、火石玻璃、空气等，鲜有探索的硅基材料对与当前制造技术兼容至关重要。在本工作中，据研究人员所知，首次提出了基于替代等离子体材料的光逻辑门设计，使用替代等离子体金属与硅基绝缘体构建CMOS兼容材料平台。全部七种逻辑门可在单一结构中实现，几何结构与端口取向固定，无需修改或重构器件。设计由IMI型等离子体波导与纳米环谐振器组成，具有极高传输率与对比度值。选择IMI型波导配置而非MIM型，因其具有低传播损耗与低耦合损耗、高品质因数、优值及传播长度以及易制造等优势。研究人员引入了若干其他性能标准（伪眼图、衰减、载流子寿命、响应时间、比特率等），这些在等离子体光逻辑门文献中鲜有报道，以恰当评估器件性能并与采用其他光学技术的器件进行比较。该工作确保了与当前纳米技术的无缝适配、潜在CMOS可集成架构以及在大型OEIC实现中的平稳运行与集成。

在材料特性与选择方面，随着技术器件小型化持续推进，已可创建小于光波长即亚波长的器件，但在该亚波长尺度运行面临衍射极限的根本约束，这是海森堡不确定性原理的物理体现。据该原理，将波状粒子（如光子或电子）限制在狭窄空间区域会增加其动量不确定性；实际中试图将光限制在纳米尺度必然导致衍射，限制分辨率并造成显著信息损失。为克服此问题，器件建模中引入SPPs概念；具有金属与绝缘体界面的亚波长器件可通过与共振自由电子耦合来限制光，从而实现光学操作。然而金属选择在各应用中仍单调，多数情况下金（Au）与银（Ag）等贵金属因其高电导率、尖锐共振与显著自由载流子浓度等独特性质而被大量使用，但突出问题在于其低熔点降低了高温制造过程中的稳定性。另一缺点是高带间跃迁损耗以及光学性质缺乏可调性，尤其载流子浓度的修改颇具挑战。贵金属的高带间跃迁损耗造成显著能量耗散，通过限制光操控效率并降低光学共振能力而劣化亚波长器件性能，该损耗在中红外（mid-IR）波长与太赫兹（THz）频率范围尤为严重。设计为高表面体积比的贵金属纳米结构可能在低于其体熔点时液化，使热行为复杂化，且降低的传导电子迁移率导致显著传导电子损耗。另一挑战是金属接触空气、氧气（O₂）或湿气时劣化；暴露于空气使银膜失去光泽并在表面形成硫化银层，其成核位点因随机过程而高密度随机分布，硫化物成簇生长在膜上造成粗糙与不规则，导致光学性质劣化。此外，贵金属与传统硅制造工艺不兼容，使其难以与广泛使用的硅电子学与光子学集成。用当前纳米制造方法处理贵金属困难，尤其在薄膜生产中，因其在高温条件下可扩散入硅改变其性质、产生不期望的载流子浓度而造成性能劣化。与体金属相比，薄膜具有独特结构与形貌，对光学性质产生负面影响；薄膜中晶粒小于体金属晶粒，因晶界处额外光散射而导致光学质量降低；薄膜还需一定水平的连通性即渗流阈值以展现金属行为，而确保此点的技术如使用润湿层或晶格匹配衬底不可扩展。因此，为实现OEICs的无缝集成与生产，贵金属并不适合，对替代等离子体材料的需求既明显又必要。

为在等离子体应用中替代传统金属，理想上需要同时具有零损耗与负介电常数（以及）对所有频率的色散材料，但受因果条件限制几乎不可能。为部分或完全补偿损耗，向介质中引入增益是流行方案，有机染料、量子点与固态材料等增益介质可提供必要放大，但贵金属实际损耗过高，补偿需要极大增益，使制造复杂化并给器件增加噪声。因此，寻找损耗更小的金属更为实际，替代等离子体材料的需求由此产生。生产替代等离子体材料的两种可行方式为：对半导体进行重掺杂以产生足够自由载流子，将光学性质调谐至在目标波长范围呈金属性；或从金属中去除多余自由载流子以将载流子浓度降至目标值。氧化锌、氧化铟或氧化镉等半导体氧化物可被重度掺杂以形成导电膜，这些半导体具有大带隙且在可见光范围透明，因而称为透明导电氧化物（TCOs）。TCOs可通过改变载流子浓度或掺杂机制进行调谐；通过引入替代掺杂剂可获得有用电导率与高透明度，掺杂剂主要为宽带隙氧化物并在过程中退化，这种掺杂至退化以及由导带形状决定的有效电子质量确保等离子体吸收边位于近红外（NIR）范围附近。光电器件中流行的TCO被认为是氧化铟锡（ITO），一种可在近红外范围工作的潜在等离子体材料。

ITO是一种透明导电氧化物，通常由90 %wt氧化铟（In₂O₃）与10 %wt氧化锡（SnO₂）组成。它具有宽带隙（3.5–5.0 eV）、可见光范围高透明度（>80%）、低比薄层电阻（～1 × 10^?4 Ω cm^?1），适于光电器件。ITO是非化学计量化合物，意味着取决于生长或沉积工艺与退火条件，其光学性质可大幅变化。由于这种非化学计量特性，预测表明可通过改变（In₂O₃: SnO₂）中锡（Sn）掺杂水平至45 %wt来工程化ITO，以实现0.44 eV至6.99 eV之间的等离子体频率；实验评估观察到等离子体频率为0.78 eV与2.13 eV。ITO可在1.8 μm至1.9 μm波长之间展现SPPs，如Robusto等所证明，许多其他研究也报道了NIR区域的SPPs。Kanehara等已证明通过改变掺杂，ITO纳米颗粒中的SP共振可从约1.6 μm调谐至2.2 μm。因此ITO在宽范围内可兼具优异电导率与光学透射。因而ITO具有设计改进光电器件的潜力，尤其对于需要等离子体效应的器件。

在设计材料方面，该结构使用两种材料，分别为氮化硅（Si₃N₄）与ITO（In₂O₃: SnO₂）。随着CMOS工艺发展历经各代，不同材料与硅（Si）一起被引入以降低功耗、提升性能并缩小面积——常称为PPA指标。氮化硅（SiN）通常用于钝化与扩散阻挡层，受各种代工厂支持，用于扩展波长范围、实现更高光功率，并支持干涉器件中更低损耗与更好相位控制的波导。在传统硅电子电路上集成硅光子器件在低成本、小 footprint、低功耗、有限空间占用、先进降噪以及硅CMOS大批量制造方面具有多重优势。为利用CMOS工具同时保持足够高折射率对比（HIC），氮化硅是广泛使用的材料。Si₃N₄提供约2.0的高折射率与低至约40 μm的弯曲半径，被广泛接受用于可见光至NIR波长操作。本研究使用Luke等给出的折射率性质，其色散关系可在310–5504 nm波长范围有效，λ单位为纳米。另一广泛使用的CMOS兼容TCO为ITO，其在实际应用中提供多样可能性，这从 earlier 对材料性质的讨论中可见。ITO的介电常数可由Lorentz–Drude方程定义，其中实部与虚部分别由相应方程表示；Drude–Lorentz参数在350–2000 nm波长范围的介电常数中取值。ITO薄膜的金属行为在NIR区域附近观察到，要获得负介电常数，需要数量级为10²⁰至10²² cm^?3的大自由载流子浓度。本模型使用K?nig等报道的ITO性质。介电常数虚部表示系统中损耗的存在；虚部增加对应系统损耗加剧，降低SPPs传播长度。完美介质近似（PMA）通过忽略介电常数虚部简化分析，从而影响SPPs性质。

在结构分析与方法方面，器件采用二维有限元法（2-D FEM）建模，数值研究在COMSOL Multiphysics v6.3上完成。所提设计为混合结构，由IMI型等离子体波导结构组成，具有四条直条带与四个大、两个小等离子体纳米环谐振器（NRRs）。架构采用ITO作为替代等离子体材料，Si₃N₄作为周围介电介质。几何参数依据谐振光程长度、有效折射率、等离子体场限制与谐振器间耦合之间的关系选择。器件有四个端口：两个输入端口、一个控制端口与一个输出端口。该器件无需改变端口位置或重构即可实现不同门操作，确保无缝可集成性。输入与控制端口暴露于P偏振入射光或TM模式激发，与NRRs耦合的波导设计为确保输出端口传输增强。优化器件参数在图中给出，设计步骤、参数优化、网格选择与偏振相关行为的细节见补充文档第1节。研究人员利用SPP与线性光学干涉的物理现象实现不同门操作。SPs是因与导体自由电子相互作用而被束缚在导体表面的光波，自由电子与光波共振集体振荡，波沿表面传播；表面电荷振荡与光的电磁场之间的这种共振相互作用称为表面等离激元共振（SPR），已成为利用亚波长结构集中与引导光的有吸引力方式。SPP用于描述受限光波与共振自由电子耦合的混合性质；因此SPPs是表面电磁波，其场限制在介电-金属界面附近，导致界面处场增强从而产生非凡灵敏度。

ITO是用于条带与纳米环的替代等离子体材料，结构其余部分由Si₃N₄组成，相应材料性质已在前节讨论。在Si₃N₄-ITO界面背景下，SPPs激发的临界条件由相应表达式给出。沿Si₃N₄-ITO界面的传播长度（δ_SPP）表达式可由相应方程导出，其中λ₀为自由空间波长。为设计能够操控SPPs并利用ITO作为功能等离子体材料的光逻辑门，结构尺寸必须远小于金属-绝缘体界面处的衰减或传播长度。设计尺寸为400 × 400 nm²（0.4 × 0.4 μm²），显著小于ITO的衰减极限，使该光学器件能够在此约束内高效运行。本质上，纳米器件尺寸经优化以利用ITO的有益性质同时保持在其衰减极限内，促进紧凑高效光学器件的开发。场进入ITO与SiN（Si₃N₄）的穿透深度分别由相应方程给出。场进入介电质的穿透深度给出SPP模式对折射率变化敏感的长度尺度量度，进入金属的穿透深度可作为亚波长结构的某种限制尺度。随着波长增加，穿透深度变大并在近红外光谱超过自由空间波长值，这也与金属-介电界面的SPPs行为一致。

SPPs本质上是横磁（TM）的，因此输入端口暴露于具有E_x、E_y与H_z分量的TM偏振平面波。TM模式可由垂直于波传播方向或入射面的磁场以及平行于该面的电场分量定义。TM模式的色散方程由相应方程给出，其中W为波导宽度，参数分别为金属与绝缘体介电常数，k_ITO与k_Si3N4分别为金属与绝缘体波数，波数可由相应方程求得，其中k₀为自由空间波数，β为传播常数，可由波导的有效折射率即n_eff表示。SPPs通常为TM波且仅对TM偏振光存在，但事实上TE模式对超磁（μ < 0）介电界面存在，SPP的波矢由相应方程给出。在单界面中，等离激元的色散主要取决于材料性质，大幅降低了几何方面的可调性与优化。IMI或MIM型设计可通过改变几何参数操控SPPs来纠正此问题。波矢可对IMI与MIM型几何近似；在IMI几何情况下波矢近似由相应方程给出，其中分别为金属与介电质的介电常数，W为金属条带厚度（宽度），并使用了tanh(x) ≈ x近似；该近似公式仅在W较小时有效，描述长程（低损耗）模式。对于MIM几何，其由相应方程描述，其中W为绝缘体厚度（宽度），k_0MIM可相应表达；同样使用了tanh(x) ≈ x近似，仅对窄间隙有效。选择IMI型波导配置而非金属-绝缘体-金属（MIM）型，因其具有低传播损耗与耦合损耗、高品质因数、优值及传播长度以及易制造等优势。

由于界面腔中电磁场耦合，等离子体纳米环与条带之间的相互作用产生局域表面共振。共振波长可由相应方程表征，其中n_eff为有效折射率，R₁为纳米环的较大直径。显然结构参数与材料影响共振波长。在本设计中，观察到较大与较小纳米环谐振器之间的复杂相互作用在约λ₁ = 1173.8 nm与λ₂ = 2054.7 nm处具有两个共振波长。逻辑门功能由线性光学干涉原理实现，输入与控制平面波可相长或相消干涉，生成所提出的等离子体逻辑门。相应地，所需逻辑门可通过控制输入与控制端口入射光的相位来实现。干涉现象由相应方程支配，其中m为干涉级次取整数，n_eff为金属有效折射率，W为金属厚度，θ为入射波相位，λ为入射光波长。当光入射到输入与控制端口时，由于界面腔中电磁场耦合，等离子体纳米环与波导条带之间的相互作用产生局域表面共振。当入射光平面波同相时发生相长干涉，整体传输值增加；不同相位则导致相消干涉，从而降低传输值。通过设定传输阈值T_th，可区分ON与OFF状态从而实现光逻辑操作。

在结果分析方面，为衡量器件性能，研究人员考察了多项性能指标。为观察器件运行，功率以TM偏振光平面波形式通过输入与控制端口供给，然后测量输出端口功率。功率随频率变化，时间平均功率流出即坡印廷矢量由相应方程定义。衡量器件性能的标准包括透射率（T）、消光比（ER）、对比度（CR）、插入损耗（IL）、对比度损耗（CL）、调制深度（MD）、伪眼图（PED）、衰减（α）、响应时间（t_R）与比特率（BR）。第一项标准是输出传输水平（T），为输出端口光功率（P_out）与输入端口光功率（P_in）之比，对ON与OFF两种状态由相应方程给出。消光比（ER）是第二项标准，为ON状态最小输出光功率与OFF状态最大输出光功率之比，衡量逻辑1（即ON）与逻辑0（即OFF）之间的区分度，由相应方程表达，对应消光比值的性能描述见表1。第三是对比度（CR），为ON状态平均功率与OFF状态平均功率之比；ER考量最大与最小功率差异，而CR考量所有输出状态的全部功率，在衡量器件整体性能时可能更可靠。第四项标准插入损耗（IL）是另一参数，展示ON状态最小输出功率与输入功率之间的关系，是衡量一个器件插入另一器件时所产生损耗的度量，由相应方程计算，插入损耗值的意义见表1。对比度损耗（CL）是第五项标准，衡量因消光比造成的损耗；当ER高且IL低时，引起的损耗低，反之亦然；因此较高CL表示器件集成中损耗较低，对比度损耗的性能指示也在表1中说明，CL(dB) = ER(dB) ? IL(dB)。第六项性能标准为调制深度（MD），描述ON状态最大传输水平与OFF状态最小传输水平之间的关系，量化输出信号强度响应输入信号在输出端口的变化程度，可由相应方程表示，同样参照表1对调制深度值的性能评估描述。伪眼图（PED）是第七项性能标准，其特征在于ON（即逻辑1）与OFF（即逻辑0）状态下的最小与最大光功率；眼图具有相对较大的眼开口表示清晰传输，相对眼开口（O）由相应方程定义。第八项标准衰减（α）定义为信号强度的最大降低，对于均匀间隙等离子体波导，系统损耗完全由金属吸收引起。在纳米环谐振器中，操作速度直接受自由载流子（光子或SPPs）寿命影响；当通过端口发送连续光信号时，产生与复合速率应有一定间隙以避免码间干扰；时间延迟越小，器件操作越快。载流子寿命（τ_car.）可由相应方程定义，其中λ_r为共振波长，c为真空光速，Q表示纳米环谐振器的品质因数；品质因数可由共振波长λ与半高全宽（FWHM）的值评估。最后考察响应时间（t_R）与比特率（BR）；响应时间是输出达到其最大输出值90%所需时间，比特率是单位时间传输或处理的比特数，即响应时间的倒数，二者均可由相应方程表达，其中t_r为上升时间，λ_0.9Tmax为最大传输值90%处的波长；BR单位为bps（比特每秒）。此外，区分纳米环的局域共振动力学与完整逻辑门上的全局信号传播及相位相关干涉也很重要。由载流子寿命（τ_car.）表示的本征腔响应时间衡量SPPs在孤立纳米环谐振腔中建立、共振与衰减所需的微观瞬态时间；在无源等离子体与光子谐振器系统中，该参数物理上根植于由共振腔光谱线宽与品质因数决定的光子/等离激元寿命，支配结构内能量建立与衰减的基本速率。相比之下，完整器件开关时间（t_R）涵盖整个400 × 400 nm² footprint 上的宏观相互作用；如分析中所定义，系统响应时间（t_R）通过上升时间（t_r）计算，表示相位控制相长与相消干涉期间输出光功率达到其最大传输状态90%所需时间；该系统级指标考虑了理想仿真环境，实际时间响应有待进一步实验验证。

本工作实现的逻辑门称为不可逆门，这七种门对开发计算架构至关重要。研究人员将其分为三个子节——基本逻辑门（NOT、OR与AND）、通用逻辑门（NOR与NAND）与复杂逻辑门（XOR与XNOR）。所有这些不同类型的逻辑门均可在单一结构中运行，无需改变端口位置或重构。控制端口始终为ON，但相位相应改变以确保输入与控制端口信号之间发生相长或相消光学干涉，从而在输出端口观察到必要逻辑状态。由于SPPs是沿界面传播的电磁波，光学干涉机制驱动其产生开关操作所需的高或低传输。基本逻辑门包括NOT、OR与AND三种。NOT逻辑门给出与给定输入直接相反的输出，因反转输出故也称为反相器；当输入为ON（即逻辑1）时相应输出为OFF（即逻辑0），反之亦然。在 proposed 设计中实现NOT门操作可使用输入1或输入2，本研究使用输入1与控制端口以确保所需光学干涉；当输入1以0°相位开启时，控制端口给定180°相位，导致器件中相消光学干涉，SPP波因此减弱，观察到的传输（T）值低于阈值传输即T_th值，从而在输出端口给出OFF状态；类似地，当输入1处于OFF状态且相位为0°时，控制端口相位也为0°，因而相长干涉确保高SPP生成且传输水平不下降，由于传输值高于T_th值，输出状态为ON，即输入1状态的反转。OR逻辑门是任一输入为逻辑1（即ON）时输出为逻辑1；因此若输入1或2为ON，输出也变为ON，仅当所有输入为逻辑0（即OFF）时输出为OFF。在等离子体结构中执行OR门功能同样依赖器件中SPPs的相长与相消光学干涉；当两个输入均处于OFF状态且相位为0°时，控制端口以180°相位实现相消干涉，降低SPP生成且传输值低于T_th值，从而在输出端口得到OFF状态；当任一或两个输入端口为ON时，保持控制端口为0°相位，由于相长干涉与器件中高SPP形成，观察到的传输值超过T_th值，从而在输出端口得到ON状态。最后一种基本门是AND逻辑门，即仅当所有输入为ON时输出为ON，否则当任一或两个输入为OFF时输出为OFF；与前门操作类似，对于0°相位输入，在控制端口引入180°相位以在输出端口得到OFF状态；当两个输入端口均为ON时，控制也为ON且相位为0°，因而测得传输值远高于T_th值，使输出状态为ON。为评估器件性能，研究人员还测量了与整体了解器件表现及与其他现有研究比较相关的不同性能指标；三种逻辑门测得的ER、CR、IL、CL、MD、PED或O以及α值列于表3；参照表1可总体了解基于测量值的性能：ER与CL值为良好且高效，CR值非常高，而IL非常低且MD非常高，使其优异且最优；存在相对较大的眼开口，表明清晰传输，衰减非常低，高度可取。

通用逻辑门是一种特殊类型的门，可用于实现任何其他逻辑门功能而无需其他类型门；这使其在构建数字计算模块方面具有多功能性，且由于仅一种门足以执行任何其他类型操作，可降低成本与设计复杂度，因而高度可取。通用逻辑门包括NOR与NAND两种。NOR逻辑门操作是OR逻辑操作的直接反转；与OR门不同，在NOR门中仅当两个输入均为OFF时输出为ON，否则当任一或两个输入为ON时输出为OFF状态。该门通过每当输入为ON时给控制端口180°相位来实现，以确保器件中发生相消干涉，随后降低SPP生成且传输值低于T_th水平，使输出端口测得值产生OFF状态；仅当两个输入均处于OFF状态时，保持控制端口相位为0°，使其可直接贡献SPP产生且输出测得足够高传输值以确保高于T_th值，实现ON状态。NAND逻辑门是另一通用逻辑门，操作与AND门直接相反；与NOR门相反，NAND门仅当所有输入均为ON时输出为OFF状态；对于两个输入均为OFF状态或仅一个输入为ON状态，输出侧得到ON状态。为实现NAND门操作，保持两个输入端口与控制端口的相位均为0°，使器件中相长干涉确保合成传输值高于T_th值，因而输出为ON；为在输出端得到OFF状态，给控制端口提供180°相位，使相消干涉将传输值限制在T_th水平以下。进一步性能已研究并列于表5；与前文讨论的基本门类似，两种通用门均实现高效且优异性能，两种情况下大眼开口是强传输信号的清晰指标，且衰减非常低，使这些门操作对各种应用最优。

复杂或异或逻辑门包括XOR与XNOR两种。XOR逻辑门也称为异或门或Ex-OR门，是一种特殊类型门，当两个输入处于相同状态时输出为OFF，当输入不同时输出为ON；意味着当两个输入均为OFF或均为ON时后续输出为OFF，仅当一个输入为ON而另一个为OFF时输出才为ON。为执行此操作，在控制端口引入180°相位，通过器件中相消干涉将传输值降至T_th值以下；否则对于不同输入状态，控制端口相位与输入端口相同。XNOR门相反，其工作原理与XOR门相反；XNOR门在数字电路中是XOR门与NOT门的组合；当两个输入状态相同时输出状态为ON，当输入状态不同时输出状态为OFF。为此门操作，研究人员采取与实现XOR门相反的做法：当两个输入状态相同时保持控制端口相位与输入端口相同，使合成传输高于T_th水平且输出为ON；当输入处于不同状态时确保控制端口180°相位，使传输水平保持在T_th水平以下且输出为OFF。复杂门同样具有优异且最优性能，研究表明ER高，尤其XNOR门具有这些指标的最高记录值；其他性能值同样良好且最优；大眼开口值表明清晰传输，可取的低衰减值进一步巩固了门性能。

关于谐振模式的场分布，两种不同谐振模式的场分布与场传播对于理解所提等离子体全光逻辑门器件的行为很重要。本文展示了单波段及某些特定操作的磁场z分量（H_z）；补充文档第4.2小节起包含不同模式不同布尔逻辑操作的场分布大量细节，并讨论了不同操作与模式下的场分布以更好地了解器件整体操作。关于功率变化下的性能，对于全光纳米等离子体逻辑器件，研究人员还考察了不同功率下的性能；观察到即使对于极低功率应用，作为输出功率与输入功率之比的传输率也保持一致；不同输入状态下输出功率的变化在补充第4.1小节中提及，以更深入了解器件操作；数值研究证实器件具有低功率运行能力，这是现代集成电路应用的有吸引力特性。

在制造可行性与实验设置方面，尽管研究主要集中于所提等离子体单元逻辑器件的数值研究，但主要关注点之一是设计与CMOS制造兼容的替代等离子体材料。现代CMOS技术与工艺现已能够高精度、高可重复性地制造亚波长结构，使其成为实现紧凑等离子体架构的理想选择。氧化铟锡（ITO）与氮化硅（Si₃N₄）的材料选择源于其经证实的CMOS工艺兼容性；值得注意的是，Chae等证明了在Si₃N₄衬底上成功图案化ITO，为设计建立了实践先例。尽管本文集中于等离子体器件的数值研究与分析方面，SI第2与3节提供了制造工艺、制造公差分析及可能实验框架的详细描述，强调器件从仿真过渡到物理实现的可行性。

在研究比较与器件基准测试方面，如前所述，SOA、SOA-MZI及类似器件的主要缺点之一是其操作速度限于纳秒至皮秒时间极限；从Kotb等与Sasikala等近期工作可见，载流子寿命在皮秒范围，但在本器件中τ_car.与t_R均在飞秒范围，这对当前全球需求相关的高速操作至关重要；且τ_car.远小于t_r，进而确保无或极小串扰；这些工作中报道的BR在Gbps范围，而本器件达到Tbps范围。对PhCs的深入研究表明其在全光门设计与实现方面有前景，PhCs可支持大光学带宽且制造工艺简单，但从许多研究可见其ER值低甚至低于8 dB，就性能而言为中等，意味着ON与OFF信号区分不令人满意；与PhCs相反，在本等离子体器件中即使最低ER值也高于9 dB，最高记录值约18 dB，优于所有前述研究。等离子体波导与纳米环谐振器可实现更快、更紧凑且亚波长尺度可扩展的器件，但在许多涉及等离子体WGs与NRRs的工作中，单一结构通常仅实现2–4种门；报道全部七种门的研究要么需要输入光信号中超过0°与180°的多相位，要么需要端口重构以实现所有门操作；但在纳米尺度大规模集成的PICs中，为不同操作改变端口取向可能是个问题，且就制造而言并非新颖方案。本设计确保单一结构中固定几何，无需端口重路由或多相位编码，因而完全消除对多种设计的需求。另一普遍问题是用于等离子体操控的材料与当前CMOS制造技术不兼容，因而大规模集成似乎不可行；这就是本设计基于CMOS兼容材料平台以实现无污染制造的原因。文中给出了与各种类似全光逻辑器件工作的详细比较；总之，与先前报道的全光逻辑门相比，主要潜在优势包括结构紧凑性、双波段功能以及在单一架构中集成七种逻辑操作；然而直接性能比较必须考虑工作波长、相位控制要求以及仿真与实验验证的差异；特别地，实际实现可能引入制造公差、材料损耗、相位不稳定与耦合低效，这些未被理想化仿真完全捕捉；因此所报道性能应视为所提架构的理论演示，而非实验确立的优越性；进一步实验验证对评估其可扩展性、开关速度及集成到光子电路至关重要。

最后总结讨论部分并翻译研究结论：本工作成功设计并分析了基于替代等离子体材料氧化铟锡（ITO）与介电材料氮化硅（Si₃N₄）的IMI与NRR纳米结构的双波段CMOS兼容全光等离子体逻辑门。所提器件实现86.15%（λ = 1173.8 nm）与80.69%（λ = 2054.7 nm）的极高传输值，可在两个不同光学波段工作。它在紧凑的400 × 400 nm² footprint 内有效实现全部七种通用逻辑操作（NOT、OR、AND、NOR、NAND、XOR、XNOR），展现出低IL、高ER与CR以及优异MD。比较性能分析突出飞秒量级τ_car.与t_R，以及优于传统贵金属与SOA-MZI设计的BR。该CMOS兼容材料平台与宽带等离子体架构为下一代光子集成电路（PICs）与光电计算系统奠定基础，推进超快、小型化与神经形态光学处理器的实现。