面向多值逻辑门的垂直异质结双极性晶体管

《Small Science》：Ambipolar Transistors Based on Vertical Heterojunctions for Multivalued Logic Gates

　　

多值逻辑（MVL）以超越二进制的状态编码信息，为后摩尔时代提升计算效率提供了变革性途径。传统的MVL实现通常依赖于具有负微分跨导（NDT）或负微分电阻（NDR）行为的横向异质结。然而，此类设计常受制于制造复杂性和对电压阈值的敏感性。在此，研究人员提出一种简单有效的MVL器件策略：采用自组装单分子层（SAM）修饰界面的垂直异质结架构。该SAM不仅能钝化表面缺陷，还能在空间上限制空穴载流子。这产生了具有抑制空穴导电的独特V形转移特性，该特性对于在无需复杂多阈值工程的情况下实现稳定的中间逻辑态至关重要。研究人员进一步展示了一个具有三个不同逻辑态的三值反相器，其中间状态范围可在亚阈值区通过电源电压动态调谐。该工作为面向人工智能和边缘计算应用的节能MVL系统提供了一条有前景的路径。

后摩尔时代，以互补金属氧化物半导体（CMOS）为代表的传统集成电路正面临功耗密度墙与互连RC延迟等根本性挑战。多值逻辑（MVL，指使用三个或更多状态编码信息的逻辑）通过采用多个电压或电流状态编码信息，可以在单根互连中传输更多比特，从而显著减少互连数目和动态功耗，被认为是突破CMOS瓶颈的重要途径。这种优势对人工智能（AI）、边缘计算和物联网（IoT）等高能效、高集成密度的应用尤为关键。然而，传统MVL器件大多基于横向异质结，依靠负微分跨导（NDT，即跨导为负的输运现象）或负微分电阻（NDR，即电流随电压增加而减小的现象）形成非单调电流-电压特性。横向结构需要不同材料间的精确对准和复杂图形化，界面控制差，且工作点对阈值电压极为敏感。另一种方案是利用双极性晶体管的W形转移曲线，通过掺杂或特殊处理形成多个阈值电压（multi-VTH）来定义逻辑态，但中间态容易受工艺波动影响。因此，探索一种结构简单、避免多阈值工程的MVL器件实现策略具有重要意义。

针对上述问题，研究人员提出了一种基于垂直异质结的双极性晶体管MVL器件。该器件以溶液旋涂的氧化铟锌（IZO）为n型层，真空热蒸镀的2,6-二苯基蒽（DPA）为p型层，并在界面引入(4-(3,6-二甲基-9H-咔唑-9-基)丁基)膦酸（Me-4PACz）自组装单分子层（SAM）。实验发现，SAM修饰不仅钝化了IZO表面缺陷，还通过界面偶极将空穴限制在DPA层内，使器件呈现出具有抑制空穴导电的V形转移特性。这种特性使得中间逻辑态可以在不进行多阈值工程的情况下稳定产生。基于此，研究人员将垂直异质结晶体管与DPA薄膜晶体管（TFT）串联，成功实现了具有三个明确逻辑态的三值反相器，并且中间态的范围可通过亚阈值区的电源电压动态调谐。这项研究克服了横向异质结制造复杂和阈值不稳定的长期问题，为高能效MVL系统提供了可行路径。

在实验方法方面，研究人员采用旋涂工艺在重掺杂p型硅/300 nm SiO₂衬底上制备IZO薄膜，并旋涂Me-4PACz溶液形成SAM，随后真空热蒸发沉积DPA层，通过掩模版蒸镀金电极。利用原子力显微镜（AFM）表征薄膜形貌，X射线衍射（XRD）分析结晶性，开尔文探针力显微镜（KPFM）测量表面电位；使用半导体参数分析仪测量场效应晶体管（FET）转移与输出特性，并通过串联垂直异质结晶体管与DPA TFT构建三值反相器。每种条件下至少测试10个器件以保证统计可靠性。

研究结果主要包括以下五个方面。

**器件结构与双极性输运特性**。垂直异质结晶体管具有n型主导的双极性输运特性。典型转移曲线显示，最小漏极电流（I_D）出现在栅压（V_G）为?10 V处；在V_G为?100至?40 V范围内I_D保持饱和，随后随V_G增大线性降低并再次上升，说明器件经历了空穴耗尽到电子积累的过程。增大漏源电压（V_DS）使最小I_D提高一个多数量级（从8.6×10^?8 A升至3.6×10^?6 A），表明双极性输运显著。

**SAM对空穴输运的关键调控作用**。与未修饰器件相比，SAM修饰虽然使DPA薄膜的均方根粗糙度由27.9 nm降至18.3 nm、结晶度下降，但电学测量却显示空穴输运被显著增强。无SAM的对比器件仅呈现单极性n型行为，证实SAM是实现空穴积累和输运的必要条件。通过改变SAM浓度，确定0.5 mg/mL为最优条件，此时双极性转移特性最为明显。此外，单独的DPA TFT测试显示空穴迁移率平均为0.27 cm² V^?1 s^?1，这表明抑制空穴导电并非源于DPA或SAM本身。

**IZO层性质的影响**。研究人员制备了不同IZO前驱体浓度的器件，发现增加前驱体浓度会抑制空穴积累，导致空穴迁移率明显下降、电子迁移率略升，同时阈值电压和I_on/I_off比呈现规律性变化，表明V_G无关的I_D现象本质上来源于IZO层。

**能带机理分析**。KPFM测试显示SAM修饰使IZO表面电位升高约0.3 eV，说明SAM引入了界面偶极。能带对准分析表明，无SAM时IZO与DPA形成II型异质结，空穴可以注入IZO与电子复合；引入SAM后，偶极形成的能垒将空穴限制在DPA层，抑制了复合。光致发光对比实验证实了这一点：无SAM器件有发光，SAM器件无发光。

**三值反相器实现与动态调谐**。利用垂直异质结晶体管和DPA TFT的转移曲线仅在工作区重叠的特性，将二者串联构成反相器。在电源电压（V_DD）为20 V时，输出呈现逻辑2、1、0三个不同状态。中间逻辑态（逻辑1）的范围随V_DD升高而压缩，当V_DD偏离特定值时，中间态消失，器件退化为二进制反相器。对称电压传输特性测得的噪声容限为理想静态噪声容限的21%。

在讨论部分，研究人员指出，与以往依赖横向异质结和显著N型NDT的MVL器件不同，本工作采用垂直异质结并刻意抑制空穴导电，从而免除了复杂多阈值电压工程和横向图案精确对准的需要。更重要的是，该器件在亚阈值区形成中间逻辑态，这使静态电流显著降低，有利于提高能效。因此，垂直架构为可扩展的高能效MVL集成提供了一条更简化的路径。

总之，研究人员展示了一种基于垂直异质结的新型MVL晶体管，由溶液处理的IZO n型层、真空沉积的DPA p型层和Me-4PACz SAM修饰界面组成。SAM同时钝化IZO表面缺陷并将空穴限制在DPA层，从而赋予器件抑制空穴导电的V形转移特性，并成功实现了具有三个明确定义逻辑态的三值反相器。中间状态的范围可通过亚阈值区电源电压调制进行动态调谐。该工作通过垂直集成与界面化学，克服了横向异质结构（精确材料对准和图案化）的制造复杂性和多阈值不稳定性等长期挑战，在人工智能和物联网的节能计算中展现出应用潜力。