《IEEE Circuits and Systems Magazine》：Standardization in the AI Era: Insights and Outcomes From the 3rd IEEE CAS Standard Activities Workshop at ISCAS 2025 [Standards Corner]
编辑推荐：
人工智能时代的标准化：ISCAS 2025第3届IEEE电路与系统标准活动研讨会之洞见与成果[标准专题]
本文对2025年IEEE国际电路与系统研讨会（ISCAS）期间举办的第3届IEEE电路与系统（CAS）标准活动研讨会进行了全面综述。随着半导体产业格局在
人工智能时代的标准化：ISCAS 2025第3届IEEE电路与系统标准活动研讨会之洞见与成果[标准专题]
本文对2025年IEEE国际电路与系统研讨会（ISCAS）期间举办的第3届IEEE电路与系统（CAS）标准活动研讨会进行了全面综述。随着半导体产业格局在人工智能驱动下经历范式转变，该研讨会成为探讨AI硬件创新与全球技术标准交汇点的关键论坛。会议议题涉及数据中心互连的演变需求，特别是IEEE P3468标准的制定工作，并深入探索了边缘AI（Edge AI）部署所必需的关键硬件解决方案。来自GlobalFoundries、Western Digital及InterDigital等领先工业与学术机构的多学科专家组围绕AI驱动标准的未来展开审议，着重强调在硬件生态迅速碎片化的背景下确保互操作性的迫切需求。本报告最后概述了IEEE CAS标准活动司（SASD）的现行倡议，为将新兴AI技术融入正式标准化框架以确保全行业可扩展性与效率提供了路线图。
研究人员指出，人工智能（AI）与机器学习（ML）工作负载的指数级增长正驱动半导体行业经历根本性范式转移。为最大化执行效率，行业正部署神经形态处理器（NPU）、存内计算（PIM）架构以及块浮点（block floating-point）、混合精度量化（mixed-precision quantization）与结构化稀疏性（structured sparsity）等创新数据表示。然而，这些架构与算法优化虽极大缓解了内存墙（memory-wall）瓶颈与计算能耗开销，其多样化实现方式却导致跨电子生态系统的集成复杂化。数据格式、工具接口、优化方法与物理设计惯例的异质性催生了碎片化工作流程，若缺乏基于共识的标准，AI模型与半导体知识产权（IP）将在不同代工厂工艺与电子设计自动化（EDA）平台间形成互不兼容的信息孤岛（silo）。因此，在迈向自主芯片设计与硬件加速智能的时代，建立AI中心标准以确保异构工具可靠集成已具备迫切性与战略必要性。
在此背景下，研究人员系统综述了于2025年IEEE国际电路与系统研讨会（ISCAS）期间举办的IEEE电路与系统（CAS）标准活动研讨会第3届会议。该研讨会旨在充当正式桥梁，连接新兴AI算法与硅片物理现实，推动统一协议制定以应对未来技术节点复杂性。
研究人员采用会议综述与多学科专家论证相结合的技术路径，通过设置开幕致辞、特邀专题报告、跨学科小组辩论及战略概述展开分析。核心参与方包括Chinese Academy of Sciences、InterDigital、GLOBALFOUNDRIES、LuxiTech、Ensilica及Sandisk等机构代表，围绕25项核心挑战展开研讨。作为会议综述，本文不涉及实验试剂、培养或质粒构建等操作，亦无临床样本队列来源。
研究结果：
A. Opening Remarks and Workshop Objectives
研究人员通过开幕致辞确立本届研讨会的技术战略框架，指出AI算法快速扩展虽驱动了 massive industry growth，却也导致硬件设计、接口约定与验证方法出现空前碎片化。本届核心目标在于建立具体且基于共识的标准，以弥合高层算法创新与物理硅部署之间的结构性鸿沟。
B. Data Center Interconnects for the AI Era (IEEE P3468)
通过IEEE P3468工作组主席Qinfen Hao的主题报告，研究人员分析了大语言模型（LLMs）与分布式训练负载的指数级扩展如何迫使重新评估数据中心系统级芯片（SoC）架构。面对传统机架内外通信协议引发的严重带宽与延迟瓶颈，该环节确立了三项关键架构进展：芯粒（Chiplet）互连用于高带宽、低延迟的管芯到管芯接口；共封装光学（CPO）互连用于在SoC架构内部直接推进光学集成；以及GPU间纵向扩展（Scale-Up）互连用于池化海量加速器阵列中的内存与计算资源。IEEE P3468标准旨在通过规范化高速接口架构与统一数据路由协议，优化面向分布式AI训练与推理的网络结构。
C. Hardware Infrastructure and Silicon Solutions for Edge AI
通过GLOBALFOUNDRIES高级总监Shafi Syed的报告，研究人员聚焦边缘设备部署中的功率效率、热限制与外形尺寸严格约束。该环节重点阐述GF 22FDX（Fully Depleted SOI）平台在支持近阈值操作与常开型AI工作负载中的超低逻辑设计优势，并介绍嵌入式非易失性存储器（eNVM）解决方案，包括磁阻式随机存取存储器（MRAM）、阻变存储器（RRAM）及存内计算（IMC）。通过统一这些代工厂级 advancements，研究人员确立了面向速度/功耗权衡的框架，以支撑工业物联网（Industrial IoT）、自动驾驶与可穿戴设备的边缘AI硬件标准。
D. Panel Discussion: The AI Future of Standards
在Nile大学教授Ahmed Madian主持下，多学科专家小组就跨越云、边、存储与制造领域的25项核心挑战展开辩论。panelists从各自领域贡献技术视角：Qinfen Hao（Chinese Academy of Sciences）强调光互连在芯粒生态系统中实现多供应商物理互操作的技术摩擦，并指出区域高性能计算（HPC）扩展将影响全球硬件基线；Dong Tian（InterDigital）识别出统一物理标准以应对快速演进深度学习网络图的重要性；Shafi Syed（GLOBALFOUNDRIES）阐述将MRAM与RRAM等新兴eNVM原语整合至标准硅库的代工厂机制；Peng Zhou（LuxiTech）探讨支持脉冲神经网络（SNN）的物理硬件结构标准化挑战；Alan Wong（Ensilica）指出商业专用集成电路（ASIC）与芯粒生态中严格可靠性与合规性标准的缺失；Ayan Datta（Sandisk）分析亚3nm节点定制ASIC迁移对物理设计与时序收敛（timing closure）的挑战。综合讨论认为，内存接口标准化——涵盖高带宽存储器（HBM）、MRAM及相变存储器（PCM）——是提升异构计算环境可扩展性与能效的最关键因素，而开放源码硬件倡议与灵活通信协议是防止专有信息孤岛的核心路径。
E. IEEE CAS Society Standard Activities and Future Initiatives
通过IEEE CAS标准活动司（SASD）主席Yongfu Li的战略概述，研究人员系统梳理了CASS支持工作组的持续基础性进展，涵盖标准化设计规则、开源参考架构及新兴框架指南。展望未来，SASD将推进开源RTL-to-GDSII流程架构标准化，以统一开放EDA环境中的工具互操作性与基准测试，并呼吁全球学术机构、IP供应商与主要半导体代工厂共同参与。
F. Standardization of AI-Driven EDA Ecosystems
研究人员形成的核心共识指出，维持RTL-to-GDSII流程中的生产力提升亟需开放且标准化的数据格式。基础模型与自主设计代理虽显著加速后训练定制与硬件综合，但其可扩展部署依赖于打破专有数据孤岛。标准化可互操作的数据流将使异构设计工具无缝交换状态表示，从而优化多目标物理设计。
G. Architectural Innovations for Edge and Data Center AI
技术报告揭示了集中化与边缘AI基础设施之间的显著需求分歧：数据中心互连强调高吞吐、低延迟标准（如IEEE P3468跟踪项目），以缓解大规模分布式LLM训练集群的通信瓶颈；而在网络边缘，优先级转向超低功耗、确定性硬件解决方案。全球代工厂代表强调，标准化必须聚焦能效延迟积（EDP）指标与稳健的非易失性存储器接口，才能使边缘智能具备商业可行性。
H. Strategic Roadmap for IEEE CASS SASD
研究人员为IEEE CASS SASD规划了明确路线图，优先制定正式标准框架以弥合新兴神经形态架构与传统EDA工具之间的差距。研讨会同时扩展了跨区域的working groups，使后续标准草案能够融合北美、欧洲与亚太半导体生态系统的均衡视角。
总结而言，研讨会最终强调，计算范式正从专有、孤立化硬件向统一、共识驱动框架转变，这对全球技术扩展至关重要。IEEE P3468标准通过规范化芯粒管芯到管芯接口、CPO互连及多GPU互连，致力于解决分布式AI训练集群的带宽与延迟瓶颈；边缘侧则依赖代工厂级标准化，通过正式支持FD SOI平台（如GF 22FDX）、嵌入式非易失性存储器原语（MRAM/RRAM）与IMC结构来保障实时边缘智能的可靠部署。此外，跨学科讨论强调，解决时序收敛、异步多电压设计与神经形态计算标准化等难题亟需学术界、EDA厂商与全球代工厂的深度协作。IEEE CASS SASD将持续倡导开源硬件倡议、灵活通信协议及先进封装标准（如3-D IC），确保下一代电路与系统保持可扩展、可靠且内禀具备AI就绪特性。
