《Engineering》：Integrated Photonic Computing for AI: Architectures, Challenges, and Design Trends
编辑推荐：
随着人工智能（AI）的快速发展，其计算需求持续增长，而电子计算硬件正逼近性能极限，因而亟需探索新兴计算范式。集成光子计算凭借超低时延、高带宽、低能耗以及互补金属氧化物半导体（CMOS）兼容性等固有优势，已成为通往下一代AI硬件的一条极具吸引力的路径。本文对面向
随着人工智能（AI）的快速发展，其计算需求持续增长，而电子计算硬件正逼近性能极限，因而亟需探索新兴计算范式。集成光子计算凭借超低时延、高带宽、低能耗以及互补金属氧化物半导体（CMOS）兼容性等固有优势，已成为通往下一代AI硬件的一条极具吸引力的路径。本文对面向集成光子计算的主要架构进行了结构化综述，包括其工作原理与代表性演示。随后，研究人员重点指出了高效专用光子加速器的能力与动态、大规模AI工作负载需求之间的差距。基于研究人员近期在硅光子计算方面的工作，进一步讨论了具有代表性的系统级设计方向，包括专用光子加速器、动态可编程光电计算系统以及可重构多功能处理器。通过将结构化综述与研究人员的观点相结合，本文勾勒出从实验室演示走向AI系统中实际部署的可能路径。
人工智能（AI）模型在自然语言处理、医疗健康、金融、教育及自动驾驶等广泛领域取得了实质性进展，这些成就由算法、数据资源与电子计算硬件的进步共同驱动。然而，随着模型规模、数据量与任务复杂度持续增长，电子计算系统面临日益严峻的物理与系统级约束，尽管互补金属氧化物半导体（CMOS）缩放与架构创新带来了进步。如图1所示，在单处理器层面，晶体管缩放带来的计算速度与能效增益正逐渐减弱；在系统层面，大规模并行与分布式AI计算对AI集群的带宽、时延与能效提出了严苛要求。这些约束促使研究人员从单纯依赖先进制造工艺与电子架构，转向新计算范式、多种计算架构的异质集成以及系统级协同设计。
集成光子学以高速、大带宽、低时延、低能耗与CMOS兼容性为特征，为这一转变提供了重要路径。在集成光子芯片与系统中，光信号可通过传播、干涉、衍射、谐振与非线性效应进行处理，并可映射到矩阵乘法、卷积与任务特定非线性函数等AI运算。因此，集成光子计算正被探索作为计算加速、神经网络推理、网内计算与可重构信号处理的一条有前景的途径。然而，集成光子计算的实际部署仍受若干关键挑战制约，包括有效计算精度有限、电光（E/O）与光电（O/E）转换开销、扩展性限制、校准复杂性以及软件工具不成熟。这些挑战表明，集成光子计算的优势并不会自动转化为系统级性能；实现这些优势需要细致的应用感知映射、光电协同优化以及软硬件协同设计。
本文对现有集成光子计算架构进行了结构化综述，并分析了阻碍其在AI硬件中实际部署的关键因素（第2节）。在此分析基础上，讨论了取自研究人员近期工作的代表性设计方向（第3节），包括基于传输—计算一体化架构的专用加速器、动态可编程光电协同设计计算系统，以及面向AI集群的具有智能配置框架的多功能可编程处理器。最后，总结了通往可部署集成光子计算系统的可能趋势（第4节）。
面向AI的集成光子计算已沿多条架构路径演进，每条路径利用不同的光—物质相互作用机制与系统设计原则。第2节对主要架构与代表性工作进行了分类综述，将集成光子计算架构 broadly 划分为五类：相干干涉、强度域加权、衍射计算、复合（结合多种光计算机制）以及光子神经形态架构。对于每一类别，概述了其工作原理与代表性演示。
相干干涉架构利用相位控制的光学干涉，直接在光场域实现线性变换。马赫—曾德尔干涉仪（MZI）作为可编程2×2变换基元，可级联形成大规模干涉网格用于矩阵运算。常见网格拓扑如Reck与Clements配置能够合成任意酉变换，并结合奇异值分解（SVD）等技术进一步扩展到一般矩阵乘法。Shen等演示了基于相干纳米光子芯片的深度学习实现，将神经网络矩阵运算映射到由MZI组成的可编程硅光子网络，芯片包含56个可编程MZI，在四类元音识别任务中达到76.7%准确率。Zhang等进一步演示了复值光学神经芯片，利用幅度与相位进行信息处理，在MNIST数据集上达到90.5%推理准确率。此类架构为AI工作负载中的线性运算提供了高可编程性，计算通过光传播完成，时延可低至皮秒量级，单次乘累加（MAC）能耗据报道可低至30 fJ。然而，相干架构对相位误差、制造偏差、热漂移与光损耗敏感，共同增加了大规模相位调谐的复杂度与功耗。
强度域加权架构基于光功率调制与探测进行计算，与相位相干性无关。光信号经衰减或调制加权后由光电探测累加，自然实现MAC运算。波分复用（WDM）架构采用微环谐振器（MRR）作为可调权重单元，实现广播—加权操作以进行并行矩阵乘法。基于MRR、MZI或相变材料（PCM）的交叉阵列架构通过在波导交叉处编码权重进一步扩展该范式。另一主要实现路线是基于级联调制器的计算，乘法通过顺序光调制实现，累加在光电探测中完成，代表性演示包括薄膜铌酸锂级联调制器光子张量核与Netcast光子推理架构。这些方法具有紧凑性、能效与对并行MAC操作的自然支持，适用于高吞吐神经网络推理，且通常比相干干涉系统更耐受相位噪声，但性能仍受精度有限、环境敏感性、WDM系统波长间隔与热稳定性、PCM器件权重精度与耐久性以及调制器带宽、驱动能量与E/O、O/E接口效率等因素制约。
衍射计算架构利用光传播、衍射与干涉实现神经网络运算，其关键优势在于能以紧凑无源形式实现密集光学连接与高度并行推理。基于绝缘体上硅平台的紧凑片上衍射光学神经网络（DONN）以无源光学推理实现90.0%的Iris分类准确率与86.0%的MNIST准确率，占据0.3 mm2 footprint，集成密度约2000 neurons·mm?2，单次浮点运算能耗估计为1.1×10?1? J。2024年，可训练片上DONN实现了光域原位训练，包含80个可调衍射单元，在视觉、音频与触觉数据的多模态分类中平均准确率达85.7%，报道性能包括217.6 TOPS吞吐量、447.7 TOPS·mm?2计算密度、7.28 TOPS·W?1能效与30.2 ps光学时延。此类架构对紧凑高能效推理具有吸引力，但实际部署仍面临可重构性、制造容差、非线性激活以及与电子预处理和控制电路集成等挑战。
复合光子计算架构将干涉处理、衍射传播与强度域操作等多种不同计算机制的模块集成到单一系统中。Xu等演示了Taichi，一种基于集成衍射—干涉混合架构与分布式计算策略的大规模光子芯粒，实现了160.82 TOPS·W?1的能效与在1623类Omniglot数据集上91.89%的准确率，并展示了高保真AI内容生成。Bai等提出了基于微梳的集成光子处理单元，结合铝镓砷—绝缘体微梳源、硅电光调制器与MRR权重库进行基于WDM的并行卷积，实现了九比特权重精度与1.04 TOPS·mm?2的光子核计算密度，并实现了图像边缘检测与96.6%准确率的MNIST手写数字识别。复合架构能够结合不同光子计算机制的优势，因而为大规模、功能多样且具有高性能潜力的光子处理器提供了灵活路径，但这种灵活性也增加了光路由、模块接口、校准与电子控制方面的系统复杂性。
光子神经形态架构旨在实现神经网络功能，可采用相干、强度域或复合光子构建模块，因其强调神经或仿生信息处理功能而单独讨论，如循环、非线性激活、反馈动力学、实时信号处理与光域学习。2017年，Tait等演示了硅光子广播—加权网络，其中WDM信号与微环权重库配置循环神经动力学。Huang等随后将WDM微环权重库与光子调制器神经元结合，用于10 080 km海底传输链路的光纤非线性补偿。2022年，Ashtiani等报道了具有光电整流线性单元激活的端到端光子深度神经网络，用于直接光学图像分类，减少了对图像传感器、数字化与内存访问的依赖。2024年，相干矩阵乘法单元与可编程非线性光学函数单元单片集成于单芯片，形成相干光学神经网络，三层光学深度神经网络实现了410 ps时延，支持仅前向原位训练，并在六类元音分类任务中达到92.5%准确率。这些工作表明，非线性激活、循环与可训练光电反馈正成为重要设计方向，但实际部署仍需要可扩展非线性器件、低功耗调谐、稳健校准与更紧密的光电集成。
综合来看，这些工作展示了集成光子计算在不同架构路线上的性能潜力。光子计算的优势在矩阵乘法、卷积与信号变换等线性运算中最为明显，这些运算构成了许多AI算法的计算骨干。充分发挥光子学用于AI的潜力需要集成光子硬件与目标算法之间的协同设计。多条路线也可能共存，各自适用于不同计算任务与应用需求。
尽管集成光子计算在各架构与应用中展现了有前景的性能，但将其优势转化为实用AI硬件仍具挑战性。从系统与部署视角看，核心挑战在于将光子计算元件连接到可部署AI系统的四个层面：可靠的核心级计算、光电节点级集成、工作负载级映射与算法适配以及基础设施级扩展。核心层面的关键挑战是实现可靠可控的光子计算，模拟光子计算仍受有效计算精度、光学噪声、相位误差、制造偏差、热漂移与器件串扰等因素限制，这些效应在大电路中累积并降低预期数值运算的精度。节点层面的关键挑战是光电系统集成，光子处理器无法脱离包括数据存储、控制逻辑与任务调度在内的外围电子系统独立运行，因此E/O与O/E接口直接影响带宽、能耗、线性度与量化，调制器、光电探测器、驱动器、跨阻放大器（TIA）、数模转换器（DAC）、模数转换器（ADC）与外围电子电路应与光子核心共同设计与评估。工作负载层面的关键挑战是AI工作负载与光子硬件之间的失配，静态矩阵乘法与卷积天然适合光学加速，但现代AI工作负载还包括注意力相关的动态线性投影、Softmax、非线性激活、归一化、残差连接、内存访问、批处理、调度与通用控制，这些仍主要依赖电子学。基础设施层面的关键挑战是在AI计算系统与集群中实现可扩展部署，扩展光子计算不仅是增大光子芯片，还在于将光子功能置于更广泛计算基础设施中的适当位置。
总体而言，这些挑战表明可部署的集成光子计算需要在硬件、算法、控制与光电系统设计方面协同推进，而非孤立的光子核心优化。这些考虑促成了下一节讨论的系统级设计策略。
上一节讨论的挑战表明，面向AI的集成光子计算不能仅依赖孤立的光子核心。第3节讨论了通往可部署集成光子计算系统的三个代表性设计方向，均取自研究人员近期工作：由光电接口实现的专用加速、动态可编程光电协同设计计算系统，以及面向AI集群的具有智能配置框架的可重构光子平台。
第一个代表性路线是专用光子加速器，利用集成光子学进行结构化AI计算操作。由于光电接口在实际系统中不可避免且会显著影响整体性能，一种替代方法是将这些接口纳入计算过程，而非仅将其视为输入/输出端口。基于这一概念，研究人员发展了相干收发硅光子架构用于面向操作的加速：输入向量编码到正交射频信号上并调制到不同光梳齿，产生的拍频信号通过相干探测读出，卷积与矩阵—向量乘法（MVM）的结果从输出电谱获得。这样，光电接口成为计算过程的一部分，而不仅仅是转换开销。基于集成相干收发光组件的代表性硅光子神经形态加速器实验演示了该方法，系统支持卷积、MVM与神经网络推理，每个计算单元实现1.024 TOPS，单次MAC能耗4.21 pJ（包括硅光子芯片、驱动器与TIA），在手写数字识别中达到高达96.67%的准确率。当利用光学频率梳时，计算速度可随梳线数量的平方扩展。此外，针对非负值向量处理的优化架构降低了芯片足迹与功耗。这些工作表明，基于光电接口的加速器能够高效支持结构化AI操作，尤其是卷积与MVM，但其优势强烈依赖于编码/解码策略与可用光学带宽，且更广泛的电子系统（包括数据存储、控制逻辑、任务调度与AI模型级数据流）未被加速器本身完全涵盖。
尽管专用光子加速器能高效支持结构化操作，但其面向操作的固定设计与对周围电子系统考虑有限，制约了其对动态AI工作负载的适应性。这一局限促使研究人员探索动态可编程光电计算系统，其中光子硬件提供高带宽、低时延与高能效计算，电子硬件支持数据存储、缓冲、控制、调度与编程。代表性示例是Coherent-Lightning，它引入光子—电子计算核心（PECC）用于动态实值与复值矩阵乘法，数据通过同相/正交（IQ）调制器加载，乘法与累加通过相干探测完成。通过基于WDM的调制器并行化与相干探测器阵列，PECC可扩展为光子—电子张量核心（PETC）用于动态矩阵乘法，这是基于Transformer的AI模型中的基本操作。进一步与缓存、寄存器、DAC、ADC与电子控制集成形成光子—电子流式多处理器（PESM）用于大规模AI计算。PECC实验实现了32 GOPS与5比特精度，并演示了Fashion-MNIST与CIFAR-10推理。PESM仿真表明潜在系统级性能达1048 TOPS，且对基于Transformer的推理具有竞争力时延。该设计代表了从光子加速核心到动态可编程光电计算系统的重要转变，仿真分析表明当光子核心、光电接口与电子数据流联合优化时，集成光子计算系统可实现具有竞争力的系统级性能。
尽管动态可编程光电系统提高了光子计算对复杂AI工作负载的适应性，但它们仍主要是单个计算节点内的加速系统。随着AI模型与计算基础设施扩展，实际部署日益要求光子计算在更广泛系统层面支持计算、光信号处理、交换与安全，且部署关键取决于配置与校准的软件支持。这些需求促使从固定功能光子处理器转向支持自动配置与高效校准的可重构光子平台。在此背景下，LightIN被提出作为一种面向AI集群的具有智能配置的硅集成光子平台。受电子现场可编程门阵列启发，该平台采用由40个可编程单元组成的4×4方形循环网格，片上集成160余个光子组件，连同电子控制模块与智能测试—编译—调整（TCA）框架，LightIN提供可配置光子衬底而非任务专用加速器。当单元状态被编程时，同一硬件可配置用于光计算、信号处理、交换与安全功能。LightIN利用TCA框架将器件级校准与任务级编程连接：在测试阶段，表征可编程MZI单元的电压—相位响应以构建用于电压初始化的查找表；在编译阶段，将目标功能映射到方形循环网格内的合适拓扑，并根据校准查找表将所需相位设置转换为编程电压；在调整阶段，将测得芯片响应与数值模型比较并进一步调谐电压以补偿相位误差、热串扰、环境漂移等扰动。基于该架构与配置框架，LightIN实验演示了若干与AI集群场景相关的代表性功能，包括4×4双向酉矩阵乘法、3×3非酉矩阵乘法、260 ps时延的神经网络分类、5–32 Gb·s?1传输系统中的微环调制器波长锁定、信道交换与物理不可克隆函数。这些演示表明可重构光子芯片可作为多功能衬底而非单任务专用加速器，但将该概念扩展为更大、可部署的光电AI平台仍需要低功耗可编程器件、热感知布局、可扩展封装、更高效校准与智能编译工具。
集成光子计算已成为应对AI日益增长计算需求的一条有前景的途径，其优势源于光信号处理的高带宽、低时延、固有并行性与低能耗，以及硅光子技术的低成本集成与CMOS兼容性。研究人员已探索了多种光子计算架构，包括相干干涉、强度域加权、衍射计算、复合与光子神经形态架构。由于不同应用需要不同计算映射，集成光子计算可能沿多条并行路线演进，而非收敛于单一统一方案。尽管进展迅速，实际部署仍具挑战性，挑战不仅来自光子组件本身，也来自光电接口、光子计算硬件与通用AI工作负载之间的失配、系统级集成与软件支持。应对这些挑战需要系统级协同设计与协同优化，而非仅改进孤立的光子核心性能。基于研究人员近期工作，本文讨论了通往可部署系统的三个代表性设计方向：将光电接口转变为计算赋能接口的专用光子加速器、提高对复杂AI工作负载适应性的动态可编程光电系统，以及具有智能配置工具的可重构光子平台。这些努力表明从专用光子加速核心到能与以电子为中心的AI集群协作的通用光电计算系统的逐步转变。总之，集成光子计算的收益不仅取决于光子核心的性能，还取决于光学计算插入AI系统的位置及其与电子系统的交互方式。因此，未来设计与评估应从孤立的核心级性能指标转向应用与系统级评估。尽管TOPS、TOPS·W?1与时延等指标仍然重要，但应与应用映射效率、光电转换开销、数据移动、控制复杂度与端到端AI任务性能一并解读。集成光子计算因此应被视为AI硬件的协作与互补方法，而非电子计算的直接替代。
