一种快速瞬态响应、动态偏置的、无输出电容的级联翻转电压跟随器（CAFVF）型低压差（LDO）稳压器

《AEU - International Journal of Electronics and Communications》：A fast transient dynamically biased output capacitor-less cascoded flipped voltage follower (CAFVF) LDO regulator

提出了一种动态偏置的级联反相电压跟随器低功耗LDO稳压器。通过单级误差放大器与改进的级联结构结合，利用三个前馈跨导放大器和补偿电容产生两个不受负载影响的左半平面零点，并将负载相关的右半平面零点转换为左半平面零点，实现30ns超快建立时间和15.7MHz高增益带宽积。采用90nm CMOS工艺，最大负载电容50pF，静态电流仅91.3μA，并通过蒙特卡洛仿真验证了极端条件下的可靠性。

　　

P. Manikandan

印度金奈韦洛尔理工学院电子工程学院

摘要

本文提出了一种快速瞬态响应、动态偏置的级联反相电压跟随器型低压差（LDO）稳压器。该LDO基于单级误差放大器（EA）和级联反相电压跟随器设计。所提出的误差放大器能够动态偏置CAFVF（Cascoded Flipped Voltage Follower），从而提升LDO的瞬态响应和稳定性。该设计采用了三个不同的前馈跨导器，以及一个米勒电容和两个前馈补偿电容。其中两个前馈跨导器和三个补偿电容与自前馈路径共同作用，在左半平面（LHP）产生两个零点；这些零点不受负载条件影响，可为所有负载情况提供稳定的相位超前。另一个前馈跨导器将负载相关的右半平面（RHP）米勒零点转换为LHP零点，使得轻负载下的LDO稳定性得到提升。所提出的频率补偿技术使得LDO在0至30 mA的负载电流范围内稳定工作，最大负载电容为50 pF。该LDO采用UMC 90 nm CMOS工艺制造，并使用Cadence Virtuoso工具实现。其静态电流为91.3 μA，最小摆率（SR）为30 V/μs，最小单位增益频率为15.7 MHz，因此具有较快的稳定时间（30 ns）。通过极端温度范围下的工艺测试和200点蒙特卡洛仿真验证了其可靠性和稳健性。

引言

LDO稳压器是现代电源管理集成电路（PMIC）的重要组成部分[1]、[2]、[3]。对于片上系统（SoC）中大多数对噪声敏感的模块而言，清洁可靠的电源供应是必不可少的。由于其简单的结构和低输出阻抗，FVF型LDO比传统LDO更具优势，能够实现快速瞬态响应[4]、[5]、[6]、[7]。然而，设计一种无需外部电容的低功耗、快速瞬态响应LDO仍然具有挑战性[8]、[9]、[10]。同时，还需在保持足够稳定性裕度的同时提升稳压性能。LDO的瞬态响应取决于驱动级输出的闭环带宽和摆率，这些因素直接影响功率MOSFET的栅极[11]、[12]、[13]。闭环带宽和摆率都与静态电流密切相关。通常，较高的静态电流有助于实现更大的闭环带宽和摆率。许多研究致力于提升LDO的摆率和单位增益频率（UGF）[14]、[15]、[16]、[17]、[18]、[19]、[20]。通常，LDO会使用摆率增强器（SRE）来改善瞬态性能，但其缺点是会增加功耗并降低能效。电压缓冲器[21]、[22]、[23]、[24]可用于提升LDO的UGF，但也会增加驱动MOSFET栅极等极点的驱动功率，同时降低LDO的总直流增益。大多数快速瞬态响应的FVF型LDO（包括CAFVF型LDO）采用恒流源为其CAFVF级提供偏置[21]、[23]、[25]、[26]，但这会限制驱动级的摆率并影响瞬态响应。已有文献提出基于输出电压尖峰检测的动态偏置技术来改善瞬态性能[27]、[28]、[29]，但这种方法会增加电路复杂度（需要多个电阻和电容）。基于误差放大器的CAFVF型LDO[30]虽能提升直流增益和精度，但仍需大量元件。所提出的CAFVF型LDO实现了极快的稳定时间（30 ns），据我所知，目前尚未有无需电压缓冲器的CAFVF型LDO能达到如此快的稳定时间。

本文提出的FVF型LDO分为六个部分：第1节为引言，第2节概述了现有的CAFVF型LDO，第3节描述了所提出的新型CAFVF型LDO，第4节分析了其反馈环路的稳定性，第5节展示了仿真结果和讨论，第6节进行总结。

现有CAFVF型LDO

本节讨论了现有的主要CAFVF型LDO，包括其CMOS实现方式、优点和局限性。

所提出的CAFVF型LDO稳压器

所提出的LDO设计具有最小的静态带宽和摆率，以提升瞬态响应性能。现有CAFVF型LDO的控制晶体管栅极由电压发生器控制（采用两级结构并带有单位反馈），但这不会影响其整体直流增益。现有CAFVF型LDO的静态和动态性能由CAFVF决定。而所提出结构的控制晶体管栅极直接连接到输出端。

所提出CAFVF型LDO稳压器的稳定性分析

本节分析了所提出的CAFVF型LDO的稳定性。图5展示了带有频率补偿器的CAFVF型LDO的小信号等效模型。确定该模型的传递函数较为复杂，尽管只有三级结构，但模型中存在四个重要节点，导致至少四个显著的LHP极点。这种复杂结构需要高效的频率补偿器来保证稳定性。

布局前后的仿真结果与讨论

所提出的CAFVF型LDO采用UMC 90 nm CMOS工艺和BSIM4 MOSFET实现。通过多组仿真评估其性能。该LDO的设计和偏置符合第3节和第4节的要求，目标是将输出电压从1 V调节至1.2 V（输入电压范围为1 V至1.2 V）。功率MOSFET的设计确保在整个负载电流范围内输出电压降不超过0.2 V。该LDO在饱和状态下工作。

结论

所提出的动态偏置CAFVF型低压差稳压器采用UMC 90 nm CMOS工艺实现。该LDO结合了单级误差放大器和改进的级联反相电压跟随器结构，能够在0至30 mA的负载电流范围内稳定工作，最大负载电容为50 pF。它具有优异的性能指标和良好的瞬态响应，稳定时间为30 ns。

利益冲突声明

• 我只参与了（a）概念设计和数据分析；（b）文章的撰写或关键内容的审阅；（c）最终版本的审批。
• 该手稿尚未提交给其他期刊或出版机构，也未处于审稿阶段。
• 我与手稿讨论的主题无关的任何组织均无直接或间接的经济利益关联。
• 我不存在任何利益冲突。