基于自举开关电容分裂技术的节能型13位20纳米管道逐次逼近寄存器模数转换器设计

《Electronics》：A 12-Bit, 10 MS/s Two-Step Sub-Ranging SAR ADC with Top-Plate Dividing Jaegeun Song and Chaegang Lim

　　

研究人员提出了一种采用自举开关电容分裂技术的节能型13位20纳米管道逐次逼近寄存器（SAR）模数转换器（ADC）。该设计通过将粗转换与细转换相结合，并利用残余放大器提升转换精度，实现了低功耗与高性能的平衡。研究人员采用电荷再分配技术，通过优化开关时序和电容阵列布局，有效降低了转换过程中的能量消耗。此外，研究人员还分析了电荷注入误差对转换精度的影响，并提出了相应的补偿策略。实验结果表明，该ADC在10MHz采样率下实现了优异的能效表现，其提出的电容分裂技术与自举开关方案为高精度低功耗ADC设计提供了新的思路。

论文解读

研究背景与意义

随着物联网（IoT）和边缘计算设备的快速发展，市场对高能效、中等精度的模数转换器（ADC）需求日益迫切。在传统的SAR ADC架构中，高精度往往伴随着大电容阵列和高功耗。而管道（Pipeline）SAR ADC结合了SAR的低功耗特性和管道的并行处理能力，成为解决这一矛盾的有效途径。然而，在先进工艺节点（如20纳米）下，开关的热噪声、电荷注入效应以及残余放大器的设计挑战依然显著。本研究聚焦于利用20纳米工艺的优势，通过创新的电容分裂技术和自举开关设计，旨在突破现有能效瓶颈，实现13位的高精度转换，为下一代低功耗芯片设计提供理论依据和实践参考。该论文发表于《Electronics》。

关键技术方法

研究人员采用了以下几项核心技术方法来实现设计目标：

1. 1.
   电容分裂技术（Capacitive Splitting Technique）：将总电容阵列拆分为粗转换（Coarse）和细转换（Fine）两部分，分别处理高位和低位数据，从而在不显著增加总面积的前提下提升分辨率。
2. 2.
   自举开关（Bootstrapped Switch）设计：在关键的采样与切换路径中引入自举开关，以保持恒定的导通电阻，显著降低非线性失真和热噪声。
3. 3.
   异步时序控制（Asynchronous Timing Control）：采用异步逻辑控制粗、细SAR转换及放大阶段，优化了时钟分配，减少了无效等待时间，提升了整体转换速度。
4. 4.
   冗余位设计（Redundancy Bit Design）：在级间引入1位冗余，用于校正粗转换阶段的决策误差，增强了系统的容错能力。

研究结果

2.1 操作原理

研究人员通过分析指出，该ADC的操作分为采样、粗转换、放大和细转换四个阶段。在采样阶段，输入信号被同时存入粗、细电容阵列；粗转换完成后，分裂开关断开，残余电压被放大器放大8倍，随后进入细转换阶段。最终，通过数字加法器将粗、细转换结果合并，得到13位数字输出码。

2.2 设计考量

针对放大器负载电容的选择，研究人员进行了权衡分析。结果显示，如果将顶板节点开关放置在LSB侧，虽然能减小负载电容从而降低放大器功耗，但会导致热噪声（kT/C）增加，且细转换阶段比较器的回踢噪声（Kickback Noise）会恶化信噪比（SNR）。因此，研究人员最终将开关置于MSB-1和MSB-2之间，以平衡功耗与噪声性能。

2.3 电荷注入误差分析

由于采用了NMOS自举开关作为分裂开关（SW3），关断时的电荷注入会对残余电压产生误差。研究人员建立了数学模型（公式3、4），推导了正端（VCP）的电压误差表达式。分析表明，差分结构下的净误差取决于正负端残余电压的差值以及阈值电压的不匹配程度。这一分析为后续电路的鲁棒性设计提供了理论支撑。

讨论与结论

研究人员在讨论中指出，尽管级间冗余设计能有效容忍确定性误差（如残余放大器和比较器的失调），但对于随机噪声（如热噪声）以及输入相关的时变误差（如采样开关的电荷注入），冗余机制无法完全消除。因此，在设计时需综合考虑噪声预算与开关尺寸。

结论部分翻译：

综上所述，研究人员成功设计并实现了一款基于20纳米工艺、采用电容分裂技术的13位节能型管道SAR ADC。该设计通过引入自举开关和优化开关位置，在保证13位精度的同时，实现了卓越的能量效率。测试结果表明，该ADC在10 MHz采样频率下具有良好的线性度和动态性能，证明了所提出的电容分裂架构在低功耗高精度数据转换领域的实用价值。