基于逻辑概率引导与新兴器件门替换的硬件安全增强方法

《Electronics》：Improving Hardware Security Through Logic-Probability- Guided Gate Replacement Using Emerging Devices Massimo Mikio Martini and Nikhil Saxena

　　

随着集成电路（IC）供应链安全威胁日益严峻，将制造外包至境外不可信代工厂的做法加剧了设计窃取与逆向工程风险。为应对此类威胁，研究人员提出了一种基于逻辑概率的概率驱动算法，用于选择最优位置进行多态门（Polymorphic Gate）替换以增强电路保护。该方案利用新兴多态器件——即巨自旋-霍尔效应（Giant Spin-Hall Effect, GSHE）开关、五端磁畴壁运动（5-terminal Magnetic Domain Wall Motion, DWM）器件以及阈值电压定义（Threshold-Voltage-Defined, TVD）开关——来实现功能行为的多样化并掩盖真实电路意图。在ISCAS-85与ISCAS-89基准电路上的评估表明，在先进的SAT攻击和AppSAT攻击下，所提出的方法显著增加了解密时间，并在输出损坏率（Output Corruption Rate, OCR）方面相对于现有技术取得了显著改善。特别是，通过在最高概率节点部署GSHE开关，研究人员实现了超过40%的OCR，同时表现出对SAT攻击和AppSAT攻击的强韧性，进一步证明了所提方法作为一种实用且可扩展的硬件混淆策略的有效性。

集成电路供应链安全威胁日益严峻，随着芯片需求激增，制造环节不断外包至境外不可信代工厂，设计窃取与逆向工程风险显著升高。攻击者可通过分析晶体管类型推断设计信息，并可提取网表（Netlist）以实施泄露或盗版行为，这严重损害了知识产权（IP）的保密性与部署系统的完整性。为应对此类风险，学术界与产业界已发展了包括逻辑加密/逻辑锁定（Logic Locking）、多态逻辑以及 secrecy-based camoufaging在内的多种IP保护技术。然而，现代逆向工程策略与基于求解器的攻击在有效性及可扩展性方面持续提升，亟需更强韧、更可自适应的防御手段以提高推断真实电路意图和恢复密钥的难度。

基于此背景，研究人员开展了基于逻辑概率引导的多态门替换硬件安全增强研究，该论文发表于《Electronics》期刊。研究的核心贡献在于：提出了一种概率驱动的门选择算法，结合三种互补的多态器件技术——GSHE开关、DWM器件及TVD开关——构建异构多态层，在保持电路级鲁棒性的同时最大化攻击者的不确定性；通过在最高概率节点优先部署GSHE开关，实现了超过40%的OCR，并显著提升了对抗SAT攻击和AppSAT攻击的 resilience；该方法作为实用且可扩展的硬件混淆策略，在与前期技术的比较中展现出明显优势。

研究采用的关键技术方法如下：在标准商用RTL-to-GDSII设计流程的网表后处理阶段实施，无需修改商用电子设计自动化（EDA）工具。门选择算法基于逻辑概率计算，将主输入初始化为P(0)=P(1)=0.5，按拓扑序遍历电路计算各门输出概率，并依据概率值将门分为"最高概率"（P( logic 1 )最大）、"最低概率"（P( logic 0 )最大）、"50/50"（概率最接近均衡）及"随机"四类选择策略。多态器件采用GSHE开关（等效16×1多路选择器，MUX）、DWM器件（等效8×1 MUX）及TVD开关（等效8×1 MUX，6种功能），其中GSHE开关因具有 superior configurability、更高有效密钥熵及更优的性能-功耗-面积（PPA）权衡而被选为主要器件。加密方案包含SAT-韧性块（SAT–Resilient Block）与恢复块（Reinstate Block），后者采用GSHE开关实现以增强加密强度；密钥分布上，S₁=9（GSHE-based恢复块），S₂=45（SAT-韧性块），S₃=360（45个GSHE开关×8密钥/开关），总计414个密钥输入。实验基于ISCAS '85基准电路（排除c17）及ISCAS '89的s13207、s38584，固定替换45个门，随机混淆50%主输出，使用i7-1355U、32GB RAM平台，通过Python工具链生成基准电路，采用icarus Verilog进行仿真，并以SAT工具运行超过2天、AppSAT工具运行超过24小时或OCR>0%作为抵抗攻击的判定标准。

研究结果部分，各小节结论如下：

SAT攻击结果：GSHE开关在最高概率选择策略下表现出极端优势。表5展示了GSHE开关在各基准电路上的最佳SAT工具运行时间，使用最高概率选择时，几乎所有测试均成功抵抗SAT攻击（运行时间超过2天）；表6和表7分别展示了DWM器件和TVD开关的SAT工具运行时间，其表现均不及GSHE开关。

AppSAT攻击结果：表8展示了GSHE开关对抗AppSAT攻击的结果，通过报告最高 observed OCR或24小时超时（TIMEOUT）标记来体现抵抗效果。GSHE开关成功 withstand了AppSAT攻击，OCR存在显著方差，表明AppSAT生成的密钥并非完全准确。

输出损坏率结果：表2、表3和表4分别展示了GSHE开关、DWM器件和TVD开关在四种选择策略下的OCR值及标准差。GSHE开关在最高概率选择下平均OCR达41.02%，最低概率为40.70%；DWM器件和TVD开关的OCR表现相对较弱。

与现有技术比较结果：表10对比了SAT运行时间，所提方法（最高/最低概率+GSHE开关）远超ProbLock、K-Gate Locking及SARLock等现有技术；表11对比了OCR，所提方法的OCR（最高概率41.02%，最低概率40.70%）显著优于Saxena等的"Hybrid Shielding"方案（敏感节点21.79%，稳定节点31.06%）。

性能-功耗-面积结果：表9提供了GSHE开关与15 nm及45 nm CMOS门电路的PPA比较数据，GSHE开关在特定PPA方面具有优势，但延迟显著较高，限制了大规模替换的可行性。

讨论部分，研究人员指出OCR表现存在基准依赖性：最高概率选择在多数情况下优于最低概率选择，但部分电路（如c499）呈现相反趋势。然而，OCR并非安全性的唯一决定因素，SAT工具运行时间同样关键，而最高概率选择在此方面优势明确。综合安全性与实用性考量，研究人员推荐采用45个GSHE开关配合最高概率门选择策略，该配置同时对SAT攻击和AppSAT攻击具有强韧性，且OCR显著优于现有研究。关于AppSAT攻击的OCR方差，研究人员分析认为这源于AppSAT的近似特性以及GSHE恢复块引入的内在随机性，但即便如此，OCR仍保持强劲。

研究结论部分原文翻译如下："在这篇论文中，我们提出了一种与加密方案相结合的门选择算法用于集成电路。通过纳入新兴器件，我们展示了多态门能够实现的显著影响。我们的实验使用了标准ISCAS 1985和89基准电路。我们表明，将最高概率选择与GSHE开关相结合，能够产生显著更强的安全性和IC保护，以及改善的OCR。"